降低内连线的电浆制程的异常放电的方法技术

一种降低内连线的电浆制程的异常放电的方法，于介电层中形成复数第一虚拟介层窗插塞、复数第一介层窗插塞、和复数第二介层窗插塞，其中第一虚拟介层窗插塞和第一介层窗插塞均连接至第一导线，第二介层窗插塞均连接至第二导线，且第一虚拟介层窗插塞和第一真实介层窗插塞总和于第一导线面积的比值相同于第二介层窗插塞的数目于第二导线面积的比值。之后，进行电浆制程形成复数第三导线于介电层上，且分别与第一和第二介层窗插塞连接。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术有关于一种降低电浆制程的异常放电的方法，特别是有关于一种可降低内连线的电浆制程的异常放电的介层窗插塞的布局方法。上述电浆弧光之问题在0.18微米以上的制程时，几乎不存在。然而随着元件愈来愈小的趋势，电浆弧光的问题是极待解决的问题。本专利技术提供一种，其方法如下所述。于晶片上提供第一导线和第二导线，并于第一和第二导线上形成一层介电层。接着，于介电层中形成第一虚拟介层窗插塞、第一介层窗插塞、和第二介层窗插塞，其中第一虚拟介层窗插塞和第一介层窗插塞均连接至第一导线，第二介层窗插塞均连接至第二导线，且第一虚拟介层窗插塞和第一真实介层窗插塞两者于第一导线的面密度相同于第二介层窗插塞于第二导线的面密度。之后，进行电浆制程形成复数第三导线于介电层上，且分别与第一和第二介层窗插塞连接。其中，上述第一虚拟介层窗插塞和第一真实介层窗插塞两者于第一导线的面密度相同于第二介层窗插塞于第二导线的面密度，具体而言，即第一虚拟介层窗插塞和第一介层窗插塞两者的总个数与第一导线的面积的比值相同于第二介层窗插塞的总个数与第二导线的面积的比值。其中，上述第一虚拟介层窗插塞和第一真实介层窗插塞两者于第一导线的面密度相同于第二介层窗插塞于第二导线的面密度，具体而言，即第一虚拟介层窗插塞和第一介层窗插塞两者的与第一导线接触的总面积对第一导线的面积的比值相同于第二介层窗插塞与第二导线接触的总面积对第二导线的面积的比值。图2为剖面图，其为根据本专利技术一较佳实施例的一种可的示意图。符号说明金属线～A、B；异常放电～C；晶片～20；第一导线～22第二导线～24；介电层～26；第一虚拟介层窗插塞～32a；第一介层窗插塞～32b； 第二介层窗插塞～34。然而，通常在集成电路(IC)的设计中，并不会考虑到介层窗插塞的分布是否均匀。在本专利技术中，为了使电浆环境中流入介层窗插塞的电荷会均匀地分配至不同的金属线，而使不同的金属线具有相同的电荷密度，因此在配置介层窗插塞的位置时，需考虑介层窗插塞的数目是否正比于所连接的金属线的面积，故，必须根据不同金属线的大小，在介层窗插塞分布密度低的金属线增设虚拟介层窗插塞。借此使得累积在金属线的电荷，会以均匀的方式流动使得各处的电位均相同，而得以避免电浆弧光之问题发生。以下特举一实施例说明。然介层窗插塞和导线的形成方法并不限定于以下所述的方法，亦可适用于双镶嵌(dual damascene)的制程。接着，于第一导线22和第二导线24上形成一层介电层26，其材质可为二氧化硅。接着，于介电层26中形成第一虚拟介层窗插塞32a、第一真实介层窗插塞(以下简称第一介层窗插塞)32b、和第二真实介层窗插塞(以下简称第二介层窗插塞)34，其材质可为铝金属、钨金属、或是其他适合的金属材质。其中第一虚拟介层窗插塞32a和第一介层窗插塞32b均连接至第一等线22，第二介层窗插塞34均连接至第二导线24。而且，第一虚拟介层窗插塞32a和第一介层窗插塞32b分布于第一导线22的面密度相同于第二介层窗插塞34分布于第二导线24的面密度。其中，上述第一虚拟介层窗插塞32a和第一介层窗插塞32b分布于第一导线22的面密度相同于第二介层窗插塞34分布于第二导线24的面密度，具体而言，即第一虚拟介层窗插塞32a的个数(Na1)和第一介层窗插塞32b的个数(Nb1)两者的总和(Na1+Nb1)与第一导线22的面积(AL1)的比值相同于第二介层窗插塞34的个数(N2)与第二导线24的面积(AL2)的比值，即(Na1+Nb1)/AL1＝N2/AL2。其中，上述第一虚拟介层窗插塞32a和第一介层窗插塞32b分布于第一导线22的面密度相同于第二介层窗插塞34分布于第二导线24的面密度，具体而言，即第一虚拟介层窗插塞32a和第一介层窗插塞32b两者的与第一导线22接触的总面积(AV1)对第一导线22的面积(AL1)的比值相同于第二介层窗插塞34与第二导线24接触的总面积(AV2)对第二导线24的面积(AL2)的比值即AV1/AL1＝AV2/AL2。接着，进行电浆制程形成复数第三导线42和44于介电层26上分别与第一介层窗插塞32b、和第二介层窗插塞34连接。至于第一虚拟介层窗插塞32a其一端虽与第一导线22连接，但其另一端则未与其他导线连接。在电浆制程中的电荷会经由第一虚拟介层窗插塞32a、第一介层窗插塞32b、和第二介层窗插塞34流至其底部而存在于不相连通的第一导制22和第二导线24。由于与第一导线22和第二导线24连接的介层窗插塞(32a、32b和34)分布均匀，使得第一导线22和第二导线24的电荷密度较一致，因此第一导线22和第二导线24的电位VA和VB相同，故可以于电浆制程中避免第一导线22和第二导线24之间的最近点处发生异常放电(即电浆弧光)。虽然本专利技术已以较佳实施例揭露如上，然其并非用以限制本专利技术，任何熟习此项技艺者，在不脱离本专利技术的精神和范围内，当可做更动与润饰，因此本专利技术的保护范围当以所附的权利要求所界定者为准。本文档来自技高网...

【技术保护点】
一种降低内连线的电浆制程的异常放电的方法，其特征是，包括： 于一晶片上提供一第一导线和一第二导线； 于该第一和第二导线上形成一介电层； 于该介电层中形成复数第一虚拟介层窗插塞、复数第一介层窗插塞、和复数第二介层窗插塞，其中该些第一虚拟介层窗插塞和该些第一介层音插塞均连接至该第一导线，该些第二介层窗插塞均连接至该第二导线，且该些第一虚拟介层窗插塞和该些第一介层窗插塞两者的总个数与该第一导线的面积的比值相同于该些第二介层窗插塞的总个数与该第二导线的面积的比值；以及 进行电浆制程形成复数第三导线于该介电层上分别与该些第一和第二介层窗插塞连接。

【技术特征摘要】
1.一种降低内连线的电浆制程的异常放电的方法，其特征是，包括于一晶片上提供一第一导线和一第二导线；于该第一和第二导线上形成一介电层；于该介电层中形成复数第一虚拟介层窗插塞、复数第一介层窗插塞、和复数第二介层窗插塞，其中该些第一虚拟介层窗插塞和该些第一介层音插塞均连接至该第一导线，该些第二介层窗插塞均连接至该第二导线，且该些第一虚拟介层窗插塞和该些第一介层窗插塞两者的总个数与该第一导线的面积的比值相同于该些第二介层窗插塞的总个数与该第二导线的面积的比值；以及进行电浆制程形成复数第三导线于该介电层上分别与该些第一和第二介层窗插塞连接。2.根据权利要求1所述的降低介层窗插塞的电浆制程的异常放电的方法，其特征是，其中该第一和第二导线为金属线。3.一种降低内连...

【专利技术属性】
技术研发人员：申云洪，吴汉明，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]