存储单元,存储单元装置和制造方法制造方法及图纸

每个存储单元均为一个存储晶体管，其安置于半导体本体的顶面，其具有位于源极区（３）和漏极区（４）之间的沟槽中的栅电极（２），源极区和漏极区形成于半导体材料之中。栅电极通过电介质材料与半导体材料相隔离。至少在源极区与栅电极之间和漏极区与栅电极之间具有一个“氧化物—氮化物—氧化物”层序列（５，６，７），其用于在源极和漏极捕获电荷载流子。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及可电擦写的非易失性闪存领域。其描述了一种非易失性存储单元，此存储单元根据SONOS原则(半导体--氧化物--氮化物--氧化物--半导体)构造而成并且可用于假接地“或非”结构之中。应用于多媒体领域的超大规模集成密度需要非常小的非易失性存储单元。正在发展之中的半导体技术大大的提高了存储能力，并且很快就将进入千兆位级。但是，虽然由光刻技术决定的最小特征尺寸还在不断的减小，可其他参数，例如隧道氧化物的厚度已无法相应的减小。在具有更小体积的平面晶体管上的沟道长度的相应减小需要沟道掺杂的增加，以避免源极和漏极间发生穿通现象。这又导致阈值电压的增加，此电压的增加通常可借助栅极氧化物厚度的减小来补偿。但是，平面SONOS存储单元需要一个具有一定厚度的等同于栅极氧化物的控制电介质，可由沟道热电子对此存储单元进行编程并可由热空穴(参看美国专利第5,768,192号，第6,011,725号，世界专利第99/60631号)将程序擦去。但是，按所期望的对此厚度的减小将导致程序编制的可重复次数(存储单元的持久性)下降到无法接受的程度。因此，需要一个足够大的沟道长度以确保沟道中的渗杂浓度不必被选择的过高，否则阈值电压就会升的太高。在J.田中(J.Tanaka)等人发表的题为“具有高的抗短沟道效应的亚0.1μm开槽栅极金属氧化物半导体场效应晶体管(MOSFET)”(IEDM 93，第537-540页，1993年)的文章中描述了一种位于p+基片上的晶体管，其中栅电极安置于n+源极区和n+漏极区之间的沟槽上，于是按此种方式在基片上形成了弯曲的沟道区。在K.中川(K.Nakagawa)等人(发表于2000电气与电子工程师协会(IEEE)论文集中超大规模集成电路(VLSI)技术论文文摘)题为“具有自对准沟道晶体管和隔离结构的快速电可擦可编程序只读存储器(EEPROM)单元”的文章中描述了一种作为具有浮栅电极的存储单元的晶体管，其位于n+源极区和n+漏极区之间，并延伸到基片的p-井区。在浮栅电极与控制栅电极之间具有按“氧化物--氮化物--氧化物”层序列构成的电介质层。德国专利第195 45 903A1号描述了一种只读存储单元装置，其中平面金属氧化物半导体(MOS)晶体管排列成平行的单元。相邻的单元交替地位于纵向沟槽底部和相邻纵向沟槽之间。位线横向排列并且字线与纵向沟槽平行。德国专利第196 00 422C1号描述了一种可电编程的存储单元装置，其中具有众多独立的存储单元，每个单元都包括一个具有栅极介质的金属氧化物半导体(MOS)晶体管，栅极介质上具有陷阱，并且单元排列成平行的行。在任何情况下，相邻的行都交替地位于纵向沟槽底部和相邻纵向沟槽之间，并互相隔离。德国专利第196 03 810C1号描述了一种存储单元装置，其包括具有平面金属氧化物半导体(MOS)晶体管的第一存储单元和具有垂直金属氧化物半导体(MOS)晶体管的第二存储单元。在此情况下，平面金属氧化物半导体(MOS)晶体管安置于呈带状的平行沟槽底部和顶部。垂直金属氧化物半导体(MOS)晶体管安置于沟槽的侧壁上。本专利技术的目的是提供一种用于需要非常小的表面积的存储单元装置的存储单元，以及其相关的制造方法。可通过具有如权利要求1所述特征的存储单元，具有如权利要求15所述特征的存储单元装置以及具有如权利要求21所述特征的方法来实现此目的。其构造将出现在附属权利要求中。根据本专利技术的存储单元具有一个存储晶体管，其位于半导体本体或半导体层的顶面并且具有位于源极区和漏极区之间的栅电极，源极区和漏极区形成于半导体材料之中。栅电极通过电介质材料与半导体材料隔离。至少在源极区与栅电极之间和漏极区与栅电极之间具有一个包括存储层的层序列，其用于在源极和漏极浮获电荷载流子，存储层位于边界层之间。边界层的材料比存储层的材料具有更高的能带间隙，这使得陷入边界层之间的存储层的电荷载流子将保持于此区域中。用于存储层的合适材料最好是氮化物；氧化物主要适合作为周边材料。考虑存储单元用硅材料系统的情况，在此例中存储层是能带间隙约为5eV的氮化硅，同时周边边界层是能带间隙约为9eV的氧化硅。存储层与边界层相比应为具有更小能带间隙的不同材料，为了电荷载流子的良好电封闭效果，期望它们能带间隙之间的差距尽可能的大。陷阱或俘获中心最好位于存储层中，并在存储层的能带间隙内形成将被电荷载流子占据的能级。面向半导体材料的较低边界层如此之厚，以至于避免了电荷载流子的直接穿隧。因此，当使用二氧化硅时，较低边界层最好至少约为6nm到7nm厚。面向栅电极的较高边界层的厚度通常最好约为较低边界层厚度的两倍，以避免在擦除操作时的直接隧道效应和栅极外的FowlerNordheim(福勒诺德翰)隧道效应。包括存储层和边界层的层序列最好由低的等同氧化物厚度组成，此厚度意味着作为形成相同电容的电介质的纯氧化层的厚度。为了此目的，以这样一种方式选择层的材料，使得层序列的平均相对介电常数超过4。这最好由下列事实实现，对应于二氧化硅的情况，面向半导体材料的较低边界层的材料所形成的相对介电常数至少为3.9。如果选择的相对介电常数再高一些就更好了，至少约为7.8，因为按此方式可获得改良的栅控制并使更快速的编程成为可能。这是因为减小了栅极介质的有效电厚度，以及更薄的较低边界层允许更高的编程速率和/或更低的编程电压。在本文中，必须考虑下面这个事实半导体材料与存储层之间的势垒能级必须保持足够高。当较低边界层材料的相对介电常数增加时，此势垒能级通常降低。在硅上使用二氧化硅的情况下，势垒能级约为3.1eV；这是硅中电子的费密能级(Fermi level)与二氧化硅层中导带的较低边缘间的距离。此势垒能级不应低于2eV。相反的，一个低的势垒能级是有利的，因为在此情况下的编程速率显著提高，并且其提供了降低源极/漏极电压的可能性以及沟道中发生穿通的可能性。因此，如果需求允许，较低边界层的材料也可有利的具有至少20的相对介电常数。由于硅和二氧化硅之间的界面被很好的控制着，所以由二氧化硅构成的较低边界层较为有利。举例而言，可以使用氧化钽、硅酸铪、氧化钛(理想配比成分为TiO2)、钛酸盐、氧化钽(理想配比成分为Ta2O5)、钽酸盐、氧化锆(理想配比成分为ZrO2)、氧化铝(理想配比成分为Al2O3)或本征导电(无掺杂的)硅与氧化硅结合作为存储层的材料。氮化硅具有约7.9的相对介电常数。使用具有更高介电常数(例如＝15...18)的替代材料使得用于存储的层叠结构的等效氧化物总厚度减小，因此更加有利。另一方面，氮化硅也可很好的用于较低边界层。在此情况下，可使用氧氮化硅代替纯的氮化硅；此时，氧和氮的含量可以从半导体材料到存储层连续的或逐步的变化。不仅上面列出的材料，如氧化钽、硅酸铪、氧化钛、氧化锆和氧化铝，而且氧化钽(理想配比成分为Ta2O5)、钛酸盐和钽酸盐也可作为边界层的适合材料。应特别强调在边界层中硅酸盐的使用。举例而言，可以使用硅酸铪达到较好的效果，此例中其最好不具有陷阱。以这种方法，也可使较低边界层中成份连续的变化，其中，为了与基片或半导体本体的硅获得良好的界面，必须在底部具有二氧化硅，并使其朝向顶部，即朝向存储层，此材料将不断增加的与铪混合，以至于如果方式适当本文档来自技高网...

【技术保护点】
一种具有存储晶体管的存储单元，晶体管位于半导体本体（１）或半导体层的顶面上，具有位于源极区和漏极区之间的栅电极（２），源极区（３）和漏极区（４）形成于半导体材料之中，并且栅电极通过电介质材料与半导体材料隔离，其特征在于至少在源极区（３）与栅电极（２）之间和漏极区（４）与栅电极（２）之间具有一个包括存储层（６）的层序列，存储层（６）处于边界层（５，７）之间。

【技术特征摘要】
DE 2000-8-11 10039441.8;US 2001-7-6 09/900,6541.一种具有存储晶体管的存储单元，晶体管位于半导体本体(1)或半导体层的顶面上，具有位于源极区和漏极区之间的栅电极(2)，源极区(3)和漏极区(4)形成于半导体材料之中，并且栅电极通过电介质材料与半导体材料隔离，其特征在于至少在源极区(3)与栅电极(2)之间和漏极区(4)与栅电极(2)之间具有一个包括存储层(6)的层序列，存储层(6)处于边界层(5，7)之间。2.如权利要求1所述的存储单元，其中栅电极(2)排列在形成于半导体材料中的沟槽之中。3.如权利要求1或2所述的存储单元，其中至少一个面向半导体材料的边界层(5)，其材料的相对介电常数至少为3.9。4.如权利要求1或2所述的存储单元，其中至少一个面向半导体材料的边界层(5)，其材料的相对介电常数至少为7.8。5.如权利要求1或2所述的存储单元，其中至少一个面向半导体材料的边界层(5)，其材料的相对介电常数至少为20。6.如权利要求1或2所述的存储单元，其中在半导体材料和存储层(6)之间存在至少为2eV的势垒能级。7.如权利要求1或2所述的存储单元，其中至少一个边界层(5，7)中含有氧化物或硅酸盐。8.如权利要求1或2所述的存储单元，其中至少一个边界层(5，7)中含有氮化物或氧氮化物。9.如权利要求1或2所述的存储单元，其中至少一个边界层(5，7)中含有Al2O3或Ta2O5。10.如权利要求1至9中任一要求所述的存储单元，其中存储层(6)的材料选自下列物质无掺杂硅、氧化钽、钽酸盐、硅酸铪、氧化铪、氧化钛、钛酸盐、氧化锆、氧化镧和氧化铝。11.如权利要求1或2所述的存储单元，其中存储层(6)为氧化钽或钽酸盐。12.如权利要求1或2所述的存储单元，其中存储层(6)为硅酸铪或氧化铪。13.如权利要求1或2所述的存储单元，其中存储层(6)为钛酸盐或氧化钛。14.如权利要求1或2所述的存储单元，其中存储层(6)为氧化锆、氧化镧或氧化铝。15.一种包含如权利要求1至14中任一所述的存储单元的装置，其作为存储器使用，其中每个栅电极(2)以导电的方式与作为字线的导体轨道(8)连接，以及存储单元的源极区(3)和漏极区(4)同时分别作为相邻存储单元的漏极区和源极区。16.如权利要...

【专利技术属性】
技术研发人员：H帕尔姆，J威尔默，A格拉茨，J克里滋，M雷赫里奇，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]