域控制器时间同步结构制造技术

本实用新型专利技术公开了一种域控制器时间同步结构，包括通信模块连接外部主时钟源、MCU和第一SoC模块，其用于将外部主时钟源的时间传输至MCU和第一SoC模块；第一时钟电路连接通信模块、MCU和第一SoC模块，其用于提供基准时间校准通信模块、MCU和第一SoC模块时钟；第二时钟电路连接MCU和第二SoC模块，其用于提供基准时间校准第二SoC模块时钟；MCU连接外部传感器节点、第一SoC模块和第二SoC模块；第三时钟电路连接MCU，其用于提供基准时间校准外部传感器节点时钟。本实用新型专利技术通过以上能将域控制器内部异构、外部控制器节点以及传感器节点通过硬件结构连接在一起，使域控制器内部异构、外部控制器节点以及传感器节点运行基于同一个时间基点，进而实现时间同步，避免时间偏差。避免时间偏差。避免时间偏差。

【技术实现步骤摘要】
域控制器时间同步结构


[0001]本技术涉及汽车领域，特别是涉及一种用于域控制器内和外部时间同步的域控制器时间同步结构。

技术介绍

[0002]目前整车E/E架构由于面临来自不同控制器和传感器的数据交互需求而变得愈加复杂，所需要解决的问题包括：功能复杂性，通信带宽，计算能力，灵活性，可拓展性等。
[0003]其中域控制器上层应用算法对获取数据的同步尤其敏感，以高级辅助驾驶、自动驾驶系统为例，系统包含环境感知、数据融合、路径规划和应用执行，其中系统正确运行的一个重要问题就是要保证获取的数据精确时间同步，算法的基准是所有的数据都是在同一时间点获取的，否则应用功能无法保证做出正确的预判，可能造成自动驾驶的严重事故。但是由于域控制器内部异构、外部控制器节点以及传感器节点设备时钟晶振及数据传输路径不同，导致系统获取的数据在时间上不能完全同步。急需一种能使域控制器内部异构、外部控制器节点以及传感器节点实现时间同步的域控制器时间同步结构。

技术实现思路

[0004]本技术要解决的技术问题是提供一种能使域控制器内部异构、外部控制器节点以及传感器节点实现时间同步的域控制器时间同步结构。
[0005]为解决上述技术问题，本技术提供一种域控制器时间同步结构，包括：
[0006]通信模块，其连接外部主时钟源(外部控制器节点)、MCU和第一SoC模块，其用于将外部主时钟源的时间传输至MCU和第一SoC模块；
[0007]第一时钟电路，其连接通信模块、MCU和第一SoC模块，其用于提供基准时间校准通信模块、MCU和第一SoC模块时钟；
[0008]第二时钟电路，其连接MCU和第二SoC模块，其用于提供基准时间校准第二SoC模块时钟；
[0009]MCU，其连接外部传感器节点、第一SoC模块和第二SoC模块；
[0010]第三时钟电路，其连接MCU，其用于提供基准时间校准外部传感器节点时钟。
[0011]可选择的，进一步改进所述的域控制器时间同步结构，所述第一时钟电路、第二时钟电路和/或第三时钟电路集成于MCU。
[0012]可选择的，进一步改进所述的域控制器时间同步结构：所述第一时钟电路集成于第一SoC模块，第二时钟电路集成于第二SoC模块，第三时钟电路集成于MCU。
[0013]可选择的，进一步改进所述的域控制器时间同步结构，所述MCU通过以太网接口连接通信模块。
[0014]可选择的，进一步改进所述的域控制器时间同步结构，所述第一SoC模块具有以太网接口。
[0015]可选择的，进一步改进所述的域控制器时间同步结构，所述MCU通过GPIO引脚和
SPI引脚连接第二第SoC模块。
[0016]可选择的，进一步改进所述的域控制器时间同步结构，所述通信模块是以太网交换机。
[0017]可选择的，进一步改进所述的域控制器时间同步结构，所述MCU通过CAN总线接口和外部传感器节点连接。
[0018]可选择的，进一步改进所述的域控制器时间同步结构，所述MCU具有太网接口、GPIO接口、SPI接口和CAN接口。
[0019]可选择的，进一步改进所述的域控制器时间同步结构，所述外部传感器节点包括摄像头和雷达。
[0020]基于本技术提供的域控制器各模块之间的结构关系，说明本技术的工作过程及原理如下:
[0021]一、第一同步路径，域控制器和外部主时钟源控制器的时间同步的路径：外部主时钟源
‑
通信模块
‑
第一时钟电路
‑
MCU和第一SoC模块，通过该路径实现时间同步。
[0022]该同步路径通过通信模块将外部主时钟源传输至MCU，第一时钟电路提供基准时间校准，MCU和第一SoC模块根据提供第一时钟电路的基准时间校准各自的时钟时间，实现时间同步。其中MCU和SoC分别运行gPTP协议，该协议是基于数据包的时间同步协议。数据传输和时间同步使用同一网络，它描述了如何在基于数据包网络(比如以太网)上分配同步时间(相位、频率和绝对时间)的机制，时钟精度达到亚微秒级。
[0023]二、第二同步路径，域控制器片内异构多核的时间同步：MCU和第二SoC模块之间的时间同步。
[0024]MCU和第二SoC模块的时间同步路径需要MCU的GPIO引脚和能携带MCU时间戳信息的通讯接口引脚(例如SPI通信引脚等)，以MCU为主时钟Master，第二时钟电路提供基准时间校准同步第二SoC模块时钟。
[0025]由于本技术将MCU通过GPIO引脚和SPI引脚连接第二SoC模块形成第二同步路径，所以MCU和第二SoC模块能够实现时间同步，示例性的同步机制如下：
[0026](1)MCU记录当前的时间Tx,并通过GPIO通知第二SoC模块(MCU和第二SoC模块之间的时间同步通过使用GPIO引脚进行中断通知，以保证MCU和第二SoC模块的时间基准点尽可能相近)。
[0027](2)第二SoC模块响应GPIO引脚的请求，并记录第二SoC模块当前的时间T1。
[0028](3)MCU通过SPI引脚将记录的当前时间T1发送给第二SoC模块(GPIO中断请求和SPI传送时间戳信息尽可能短，以保证同步的精度)。
[0029](4)第二SoC模块接收到Tx时刻的第二SoC模块系统时间为T2,立即更新第二SoC模块的系统时间
[0030]三、第三同步路径，域控制器(内部时钟)和外部传感器节点(设备/控制)的时间同步。
[0031]系统外部传感器(Camera/Radar)通过私有CAN接口连接到域控制器的MCU，在MCU的内部完成数据融合的处理后将数据传给决策模块。MCU和外部传感器的时间同步方案需要MCU节点通过私有CAN发送同步帧到外部传感器节点，以MCU为主时钟Master，第三时钟电路提供基准时间校准，同步外部传感器节点。MCU和外部传感器的时间同步机制如下：
[0032](1)MCU发送全局时间CAN同步报文。
[0033](2)外部传感器接受节点采用最高优先级处理全局时间CAN同步报文，并记录外部节点当前的时间T1
[0034](3)MCU在发送全局时间同步报文时填写计时器，以一定的周期发送同步报文，时间同步报文中携带时间戳信息。
[0035](4)接收节点根据全局时间戳并加载计算本地时间戳，更新接受节点的系统时间。
[0036]本技术至少能实现以下有益效果：
[0037]1、本技术通过第一同步路径实现了域控制器和外部时钟源的时间同步。
[0038]2、本技术通过第二同步路径实现了域控制器片内异构多核的时间同步。
[0039]3、本技术通过第三同步路径实现了域控制器和外部传感器节点(设备/控制)的时间同步。
[0040]4、本技术通过上述三个同步路径，将域控制器内部异构、外部控制器节点以及传感器节点通过硬件结本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种域控制器时间同步结构，其特征在于，包括：通信模块，其连接外部主时钟源、MCU和第一SoC模块，该通信模块将外部主时钟源的时间传输至MCU和第一SoC模块；第一时钟电路，其连接通信模块、MCU和第一SoC模块，该第一时钟电路提供基准时间校准通信模块、MCU和第一SoC模块时钟；第二时钟电路，其连接MCU和第二SoC模块，该第一时钟电路提供基准时间校准第二SoC模块时钟；MCU，其连接外部传感器节点、第一SoC模块和第二SoC模块；第三时钟电路，其连接MCU，该第三时钟电路提供基准时间校准外部传感器节点时钟。2.如权利要求1所述的域控制器时间同步结构，其特征在于：所述第一时钟电路、第二时钟电路和第三时钟电路集成于MCU。3.如权利要求1所述的域控制器时间同步结构，其特征在于：所述第一时钟电路集成于第一SoC模块，第二时钟电路集成于第二SoC模块，第三时钟电路集成于MCU。4....

【专利技术属性】
技术研发人员：凤良山，李俊，
申请(专利权)人：上海创时汽车科技有限公司，
类型：新型
国别省市：