【技术实现步骤摘要】
本专利技术涉及一种集成电路(IC)布局(布线)和设计，更确切地说，涉及一种集成电路时钟网络电容的最佳化。
技术介绍
当今数字集成电路在很小面积内就可并入几百万个晶体管组件。这些组件根据核心时钟信号的边界信息实现开关控制并完成自身功能。最近核心时钟信号频率已超过1个十亿赫兹(GHz)阈值。时钟频率越高，核心时钟信号电容的控制就越困难。当时钟走线对不可避免地布线在时钟走线所在层的上层和下层的信号走线的电容耦合变得愈加敏感时，控制电容的传统技术是屏蔽掉位于同一层上两接地走线之间的时钟走线。图1为集成电路(IC)100的局部上视图，该图表示时钟走线电容控制的传统方法。图中可见，时钟走线101布线在层107上，接地走线103、105相对于时钟走线101等距离布线，通过屏蔽两个等宽度接地走线103和105之间的时钟走线101，可使得该时钟走线与处于同一层107上的其它信号“隔离”。例如每一接地走线103、105的宽度为“W”，且信号走线101与每一接地走线之间的距离为“D”。此时相对于时钟走线接地端的电容为接地走线103、105的宽度W及每一接地走线103、105与时钟走...
【技术保护点】
【技术特征摘要】
1.一种集成电路时钟网络电容最佳化方法，包括识别时钟走线和信号走线之间任何跨接点，其中每一时钟走线由布线在该时钟走线两侧的参考走线所屏蔽；以及在识别出的跨接点处将时钟走线电容减小到参考走线电容值。2.如权利要求1所述的集成电路时钟网络电容最佳化方法，其中该时钟走线电容减小到参考走线电容的方法包括在识别出的跨接点处减小该参考走线宽度。3.如权利要求2所述的集成电路时钟网络电容最佳化方法，其中该减小参考走线宽度的方法包括修整该参考走线。4.如权利要求3所述的集成电路时钟网络电容最佳化方法，其中该修整参考走线的方法包括在参考走线上开刻槽。5.如权利要求2所述的集成电路时钟网络电容最佳化方法，还包括求出具有已识别出的跨接点与信号走线的一时钟走线的单位长度电容；求出在已识别出的跨接点处的时钟走线和信号走线之间的附加电容；求出为抵消附加电容而在识别出的跨接点处所需采用的参考走线的宽度减小量；以及在识别出的跨接点处减小参考走线宽度。6.如权利要求5所述的集成电路时钟网络电容最佳化方法，还包括由一应用程序接收集成电路布线数据库，其中该应用程序是执行识别跨接点，再计算出具有识别出跨接点的时钟走线的单位长度电容，计算时钟走线和信号走线之间的附加电容，计算参考走线的宽度减小量；以及该应用程序修改该布线数据库以完成该参考走线宽度的减小。7.如权利要求5所述的集成电路时钟网络电容最佳化方法，还包括执行一布线工具，以生成该集成电路的布线数据库；在布线时，该布线工具是运用一最佳化该集成电路的时钟网络电容的控制档案；该控制档案进行识别跨接点，再计算具有识别出跨接点的时钟走线的单位长度电容，计算时钟走线及信号走线之间的附加电容，计算参考走线的宽度减小量；以及该控制档案与布线工具一起进行该参考走线宽度的减小。8.一种将电路添加到集成电路上的方法，包括将第一和...
【专利技术属性】
技术研发人员：雷蒙德A·伯特伦，S·伊莉莎白·W·郎伟尔，詹姆斯·R·伦德伯格，
申请(专利权)人：雷蒙德A·伯特伦，S·伊莉莎白·W·郎伟尔，詹姆斯·R·伦德伯格，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。