电子封装体制造技术

本实用新型专利技术公开一种电子封装体，其包括至少一次封装体。次封装体包括多个芯片、一金属层、至少一桥元件及一中介导通结构。这些芯片的每一个具有一有源面、一背面及连接有源面及背面的多个侧面。金属层直接覆盖这些芯片的每一个的背面及这些侧面，并暴露出这些有源面。桥元件与这些芯片的至少两个局部重叠，并电连接对应的这些有源面。中介导通结构配置在金属层及这些芯片上且包覆桥元件，并电连接这些有源面。源面。源面。

【技术实现步骤摘要】
电子封装体


[0001]本技术涉及一种电子零件，且特别是涉及一种电子封装体。

技术介绍

[0002]目前用于多芯片的电子封装技术有很多种类型，其中一种类型是在多芯片上制作重布线路结构，并可在制作重布线路结构的过程中，将一芯片跨接在多个相邻的芯片上这些相邻的芯片之间的信号传递。再一种类型是将多个芯片堆叠在线路载板或中介元件(interposer)上，并通过芯片内的硅通孔 (Through Silicon Via,TSV)来提供垂直的导通路径。而在同一封装体中配置越多的芯片，最常造成的问题是散热问题，而这个问题是目前需要被解决的。

技术实现思路

[0003]本技术的目的在于提供一种电子封装体，用以提供良好的散热效能。
[0004]为达上述目的，本技术提供的电子封装体包括至少一次封装体。次封装体包括多个芯片、一金属层、至少一桥元件及一中介导通结构。这些芯片的每一个具有一有源面、一背面及连接有源面及背面的多个侧面。金属层直接覆盖这些芯片的每一个的背面及这些侧面，并暴露出这些有源面。桥元件与这些芯片的至少两个局部重叠，并电连接对应的这些有源面。中介导通结构配置在金属层及这些芯片上且包覆桥元件，并电连接这些有源面。
[0005]该金属层的厚度大于该芯片的厚度。
[0006]该桥元件是由多个介电层和多个导电层所构成，无半导体晶体管配置。
[0007]该芯片的散热途径至少包括每一个该芯片的该背面及该些侧面。
[0008]对一个参考投影面来说，该芯片的投影会落在该重布线路结构的投影的内部。
[0009]该次封装体还包括重布线路结构，配置在该中介导通结构上。
[0010]该次封装体还包括多个导电凸块，配置在该重布线路结构上。
[0011]该次封装体还包括多个导电凸块，配置在该中介导通结构上。
[0012]该中介导通结构具有中介介电层及多个中介导通孔道，该些中介导通孔道穿过该中介介电层，并分别连接这些芯片的芯片接垫。
[0013]该次封装体还包括多个导电凸块，配置在该中介导通结构上，其中各该导电凸块连接对应的该中介导通孔道的末端。
[0014]该至少一桥元件具有多个桥导通孔道，而电连接该桥元件的该些芯片经由该些桥导通孔道与该中介导通结构相电连接。
[0015]该电子封装体还包括线路载板，该次封装体安装在该线路载板上。
[0016]该次封装体的数量为多个，且该些次封装体安装在该线路载板的同一面。
[0017]该次封装体的数量为多个，且该些次封装体分别安装在该线路载板的相对两面。
[0018]该电子封装体还包括多个导电球，连接至该线路载板。
[0019]该金属层的导热系数大于300W/mK。
[0020]该些芯片之一包括中央处理器芯片、逻辑芯片、绘图处理芯片、输出入芯片、存储器芯片、基频芯片、射频芯片或特殊功能集成电路芯片。
[0021]本技术的优点在于，经由金属层直接覆盖芯片的背面及多个侧面，使得金属层与芯片的背面及多个侧面共形，而形成直接接触(directly contact) 的界面(interface)，这有助于减少热阻并增加芯片至外界的热传导路径，以提供良好的散热效能。所封装的芯片类型例如是中央处理器芯片、逻辑芯片、绘图处理芯片、输出入芯片、存储器芯片、基频(base band)芯片、射频(RF) 芯片、特殊功能集成电路芯片等，故可用于小芯片(Chiplet)封装技术，其类似系统封装(System in a Packaging,SiP)。通过桥元件(bridge)来连接相邻的芯片可提高电子封装体的线路密度。
附图说明
[0022]图1A是本技术的一实施例的一种电子封装体的剖面示意图；
[0023]图1B是相似图1A的另一实施例的电子封装体沿着线A
‑
A的横向剖面示意图；
[0024]图1C是图1A的电子封装体沿着线B
‑
B的剖面示意图；
[0025]图1D是图1A的电子封装体沿着线C
‑
C的剖面示意图；
[0026]图2是本技术的另一实施例的一种电子封装体的示意图；
[0027]图3是本技术的另一实施例的一种电子封装体的示意图；
[0028]图4是本技术的另一实施例的一种电子封装体的示意图；
[0029]图5是本技术的另一实施例的一种电子封装体的示意图；
[0030]图6是本技术的另一实施例的一种电子封装体的示意图；
[0031]图7A
‑
1至图7N绘示本技术的一实施例的一种电子封装体的制作工艺的示意图；
[0032]图8A至图8B绘示本技术的一实施例的一种电子封装体的制作工艺后段的示意图。
[0033]符号说明
[0034]10:电子封装体
[0035]12:线路载板
[0036]14:导电球
[0037]100:次封装体
[0038]110:芯片
[0039]110a:有源(主动)面
[0040]110b:背面
[0041]110c:侧面
[0042]112:芯片接垫
[0043]120:金属层
[0044]120a:金属材料层
[0045]130:桥元件
[0046]132:第一桥接垫
[0047]134:第二桥接垫
[0048]136:桥导通孔道
[0049]140:中介导通结构
[0050]142:中介介电层
[0051]142a:贯孔
[0052]144:中介导通孔道
[0053]150:导电凸块
[0054]160:重布线路结构
[0055]162:重布图案化导电层
[0056]164:重布介电层
[0057]166:重布导电孔道
[0058]168:凸块底金属层
[0059]202:遮蔽层
[0060]204:临时接合层
[0061]206:临时载具
[0062]208:电镀种子层
具体实施方式
[0063]请参考图1A至图1D，在本实施例中，电子封装体10包括至少一次封装体100。次封装体100包括多个芯片110、一金属层120、一桥元件130 (bridge)及一中介导通结构140。每个芯片110具有一有源面110a、一背面110b及连接有源面110a及背面110b的多个侧面110c。金属层120直接覆盖每个芯片110的背面110b及这些侧面110c，并暴露出这些有源面110a。换言之，金属层120与每个芯片110的背面110b及这些侧面110c共形 (conformal)，即具有可直接接触(directly contact)的界面(interface)。目前所绘示的图1A是示意图，共形的金属层120是经过平坦化即薄化步本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子封装体，其特征在于，该电子封装体包括：至少一次封装体，包括：多个芯片，该些芯片的每一个具有有源面、背面及连接该有源面及该背面的多个侧面；金属层，直接覆盖该些芯片的每一个的该背面及该些侧面，并暴露出该些有源面；至少一桥元件，与该些芯片的至少两个局部重叠，并电连接对应的该些有源面；以及中介导通结构，配置在该金属层及该些芯片上且包覆该至少一桥元件，并电连接该些有源面。2.如权利要求1所述的电子封装体，其特征在于，该金属层的厚度大于该芯片的厚度。3.如权利要求1所述的电子封装体，其特征在于，该桥元件是由多个介电层和多个导电层所构成，无半导体晶体管配置。4.如权利要求1所述的电子封装体，其特征在于，该芯片的散热途径至少包括每一个该芯片的该背面及该些侧面。5.如权利要求1所述的电子封装体，其特征在于，对一个参考投影面来说，该芯片的投影会落在该重布线路结构的投影的内部。6.如权利要求1所述的电子封装体，其特征在于，该次封装体还包括：重布线路结构，配置在该中介导通结构上。7.如权利要求6所述的电子封装体，其特征在于，该次封装体还包括：多个导电凸块，配置在该重布线路结构上。8.如权利要求1所述的电子封装体，其特征在于，该次封装体还包括：多个导电凸块，配置在该中介导通结构上。9.如权利要求1所述的电子封装体，其特征在于...

【专利技术属性】
技术研发人员：张文远，陈伟政，宫振越，
申请(专利权)人：威盛电子股份有限公司，
类型：新型
国别省市：