【技术实现步骤摘要】
本专利技术一般性地涉及双极晶体管，并且特别涉及在集成双极与互补金氧半(BiCMOS)晶体管电路内形成双极晶体管的方法，该双极晶体管具有提升的非本征基极(raised extrinsic base)。
技术介绍
晶体管在电子电路中用作放大或切换装置。在第一种应用中，晶体管的功能是将小交流信号放大。在第二种应用中，利用很小的电流将晶体管在“开启”状态与“关闭”状态之间切换。双极晶体管是一种具有两个非常接近的pn结的电子器件。双极晶体管具有三个器件区射极，集极以及射极与集极之间的基极。理想地，两个pn结(射极-基极与集极-基极结)在单个半导体材料层内以特定的距离隔开。通过改变结附近的偏压对一个pn结内电流的调制称作“双极晶体管作用”。外部引线可连接到这三个区域中的每一个，而且可以使用这些引线将外部电压与电流施加到器件上。若射极与集极是n型掺杂而基极是p型掺杂，则器件为“npn”晶体管。或者，若使用相反的掺杂设置，则器件为“pnp”晶体管。因为npn晶体管基极区中的少数载子(即电子)的迁移率高于pnp晶体管基极区中的空穴迁移率，所以npn器件可以得到较高频操作和较高速...
【技术保护点】
一种用于形成与互补金氧半（ＣＭＯＳ）电路集成的、具有提升非本征基极、射极和集极的双极晶体管的方法，该方法包括步骤： （ａ）提供中间半导体结构，具有双极区和带栅极导体的ＣＭＯＳ区； （ｂ）在双极区内提供具有厚度的本征基极层； （ｃ）跨越ＣＭＯＳ区与双极区形成基极氧化物； （ｄ）在ＣＭＯＳ区与双极区上沉积具有厚度的射极叠层硅层； （ｅ）施加光致抗蚀剂来保护双极区； （ｆ）仅从ＣＭＯＳ区蚀刻去除射极叠层硅层，使双极区上的射极叠层硅层的顶面基本与ＣＭＯＳ区的顶面齐平；以及 （ｇ）跨越ＣＭＯＳ区与双极区沉积具有基本平坦顶面的研磨停止层，适于后...
【技术特征摘要】
US 2001-6-22 09/887,3101.一种用于形成与互补金氧半(CMOS)电路集成的、具有提升非本征基极、射极和集极的双极晶体管的方法，该方法包括步骤(a)提供中间半导体结构，具有双极区和带栅极导体的CMOS区；(b)在双极区内提供具有厚度的本征基极层；(c)跨越CMOS区与双极区形成基极氧化物；(d)在CMOS区与双极区上沉积具有厚度的射极叠层硅层；(e)施加光致抗蚀剂来保护双极区；(f)仅从CMOS区蚀刻去除射极叠层硅层，使双极区上的射极叠层硅层的顶面基本与CMOS区的顶面齐平；以及(g)跨越CMOS区与双极区沉积具有基本平坦顶面的研磨停止层，适于后续的化学机械研磨(CMP)。2.根据权利要求1所述的方法，其中步骤(d)中沉积的该射极叠层硅层的厚度约等于CMOS区栅极导体的厚度，且该方法在步骤(f)中还包括使用基极氧化物作为蚀刻停止，使双极区上射极叠层硅层的顶面基本与CMOS区内基极氧化物的顶面齐平。3.根据权利要求1所述的方法，其中步骤(d)中沉积的该射极叠层硅层的厚度加上步骤(b)中提供的本征基极层的厚度约等于CMOS区栅极导体的厚度，且该方法在步骤(f)中还包括用CMOS保护层作为蚀刻停止，仅从CMOS区蚀刻掉射极叠层硅层和基极氧化物，使双极区上射极叠层硅层的顶面基本与CMOS区内保护层的顶面齐平。4.根据权利要求1所述的方法，其中该研磨停止层是电介质。5.根据权利要求1所述的方法，其中该双极晶体管为异质结双极晶体管，而本征基极层为硅锗。6.根据权利要求1所述的方法，其中该射极叠层硅层包括(a)具有50至200nm厚度的a-Si层；以及(b)具有50至200nm厚度的SiN研磨停止层。7.根据权利要求2所述的方法，其中该栅极导体具有100至250nm的厚度，而该射极叠层硅层包括(a)具有50至200nm厚度的a-Si层；以及(b)具有50至200nm厚度的SiN研磨停止层。8.根据权利要求3所述的方法，其中该栅极导体具有100至250nm的厚度，而该射极叠层硅层包括(a)具有50至200nm厚度的a-Si层；以及(b)具有50至200nm厚度的SiN研磨停止层。9.根据权利要求1所述的方法，还包括步骤(h)，进行蚀刻以形成非本征基极开口，该蚀刻在基极氧化物上停止。10.根据权利要求9所述的方法，还包括形成间隔壁的步骤(i)，以及从非本征基极开口剥离基极氧化物的步骤(j)。11.根据权利要求10所述的方法，还包括步骤(k)，在非本征基极开口内形成提升非本征基极。12.根据权利要求11所述的方法，还包括沉积出隔离层的步骤(1)，以及使用研磨停止层的齐平表面进行CMP处理而形成平面隔离层...
【专利技术属性】
技术研发人员：戴维C阿尔格伦，格雷戈里G弗里曼，黄丰毅，亚当T蒂克诺，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。