一种薄型集成电路的封装方法技术

本发明专利技术为一种薄型集成电路的封装方法，于一基板（铜板）表面以显影蚀刻后再重复做曝光显影电镀等手段形成薄膜导电线路，并再将晶粒粘附于前述导电线路上，该晶粒上采用金或铝线或以ＳＭＴ焊接后灌胶封装步骤覆以一层保护胶体，前述基板自底面蚀刻部分基板而显露出前述导电线路以完成封装程序；因前述外露的导电线路与晶粒连接，故可直接将封装完成的组件单体设置于任何电路板上，本发明专利技术因使封装组件仅具有封装胶体厚度，故可有效缩减组件体积真正做到无载板封装。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术关于一种组件封装技术，尤指一种超薄型态的组件封装方法。
技术介绍
就电子产业的封装技术来看，已逐渐演变以追求构装结构能符合轻薄短小的要求，藉此将间接使得电子产品的整体体积有效缩减且亦能降低制造成本，令产品于市面上更具有商业竞争力。就目前发光二极管(LED)的构装技术来看，现今仍是将晶粒(CHIP)粘着于印刷电路板(PCB)上再灌胶覆盖以透光材质。然而以此种技术制成的发光二极管，其厚度几乎是为印刷电路板与胶体两者厚度的总和，其中仅仅是印刷电路板的厚度即占据一定程度，对于缩减封装体的厚度实为一大阻力且有机材料也是一种热阻，降低产品效能。
技术实现思路
本专利技术的主要目的在于提供一种薄型集成电路的封装技术，以构成仅有封胶厚度的超薄型电子组件，不仅缩减生产成本，且令组件厚度大幅减少而更益于电子组件体积的轻巧化。为达成前述目的，本专利技术表面粘着式的封装方法，于一基板表面以显影蚀刻及电镀手段形成薄膜导电线路，并再将晶粒粘附于前述导电线路上，再于该晶粒上采灌胶封装步骤覆以一层保护胶体，前述基板再自底面进行蚀刻而显露出前述薄膜导电线路作为外部电连接之用，以完成封装程序。本专利技术的具体技术方案如下，其特征在于于一基板表面以显影蚀刻及电镀手段形成导电线路，并再将晶粒粘附于所述导电线路的其中一面上，再于所述晶粒上采灌胶封装步骤覆以一层保护胶体，所述基板自底面进行蚀刻而显露出所述导电线路的另一面。所述显影蚀刻及电镀手段包括蚀刻所述基板表面以形成复数个下凹点；于所述各个下凹点形成一导电层，且各下凹点的导电层不相互连接以构成导电线路，藉此当所述基板自底面蚀刻后，而所述下凹点直接外露作为导电接点，而构成一表面粘着式集成电路组件。所述显影蚀刻及电镀手段包括蚀刻所述基板表面，并电镀一导电层以形成复数个平板式薄膜导线，所述薄膜导线可供与外部线连接。所述晶粒以金属导线连接至所述基板上的导电线路。所述晶粒以锡球连接至所述基板上的导电线路。所述基板的底面部份蚀刻而显露出所述导电线路，而未蚀刻的基板作为一支撑用导线架，所述导线支撑架部份可利用来做测试或弯折海瓯脚用。所述显露出的导电线路之间形成有一背光用的绝缘层。所述晶粒为发光二极管的晶粒。所述显露出的导电线路之间形成有一反光用的绝缘层。于所述导电线路显露的另一面上，再以表面粘着技术设置有晶粒，所述晶粒采灌胶封装步骤覆以一层保护胶体，藉此构成多晶粒集成电路封装组件。前述外露的导电线路因与晶粒连接，故可透过该导电线路，将封装组件连接于任何电路板上，因封装组件的厚度几乎仅是灌胶胶体的厚度，所以可以有效缩减组件体积而有助于电子产品轻巧化。附图说明图1A至图1K为本专利技术应用于表面粘着式集成电路的封装方法流程实施2为本专利技术另一实施例的结构示意3A至3D分别为本专利技术数种实施例的示意4A至图4C分别为本专利技术另数种实施例的示意5A、图5B分别为本专利技术应用于多晶粒集成电路的结构示意图附图标记说明(1)基板 (11)凹点(12)切割线(13)光阻剂(14)导电层(20)晶粒(21)金属导线 (22)银胶(23)锡球 (30)封胶(31)绝缘层(32)锡膏层(33)锡球具体实施方式下面结合附图，具体描述本专利技术的详细实施方式。以下说明以一表面粘着式(SMT)发光二极管的封装为例，惟本专利技术并不局限于此种型态的组件种类。首先请参阅图1A、图1B所示，采用一基板(1)作为供承载组件，此基板(1)可为黄(红)铜板。于该基板(1)表面先行加工蚀刻形成复数个表面圆滑的下凹点(11)(Dimples)及数道切割线(12)，两相邻切割线(12)之间即为一个更小尺寸的工作基板。请参阅图1C、图1D图所示，于两相邻凹点(11)之间的基板(1)表面先涂布一层光阻剂(13)(Dry film)，再于未覆盖光阻剂(13)的凹点(11)表面及部份基板(1)表面电镀一导电层(14)，该导电层(14)具备抗腐蚀特性及可供金线或铝线连接的金属表面，亦可作为供锡铅焊接的金属薄层，如铜/镍/铜/软镍/软金、软镍/软金、软镍/金/PD等，无论是采用合种材质构成，该导电层(14)的较佳厚度依产品额定电流设计最小可薄至3um。如图1E、图1F所示，当前述光阻剂(13)去除后，利用基板(1)表面的切割线(12)将整片基板(1)加以切割成多片，以符合封装仪器所能处理的小尺寸工作基板。两相邻凹点(11)上的导电层(14)，因先前光阻剂(13)的隔离并未相互连接，所以可将发光二极管晶粒(20)的一极粘置于其中一导电层(14)(如采用银胶粘附)，而晶粒(20)的另一极则可采用金属导线(21)与另一凹点(11)上的导电层(14)连接。请参阅图1G所示，待晶粒(20)设置于基板(1)上后，再进行灌胶封装处理，因本实施例以发光二极管为例说明，故所使用的封胶(30)为透光材料。请参阅图1H、图1I所示，封胶步骤完成后，针对前述基板(1)进行蚀刻，其中基板(1)的一部份完全蚀刻而显露出凹点(11)的导电薄膜层(14)底面及部份封胶(30)，而部分基板(1)则保留作为导线架(1’)(Lead-frame)使用，此导线架(1’)部份可利用来做测试或弯折海瓯脚用。于两相邻显露出的导电层(14)之间再加工形成一层白色的绝缘层(31)，此绝缘层(31)作为背光层，可反射晶粒(20)所发射出的光线。如图1J所示，于各凹点(11)的导电层(14)底面再形成一锡膏层(32)。就导线架(1’)的底面而言，导电层(14)与锡膏层(32)略呈凸出状的接点，故若将包覆晶粒(20)的封装体切割成单体之后(如图1K所示)，此凸出接点即直接成为晶粒(20)的连接接点，而可焊接于电路板上。如图2所示为本专利技术的又一实施例，与第一实施例主要不同点在于导电层(14)设计为平面式，于导电层(14)下由锡膏层(32)形成的突状接点，此实施例的最佳优点在于封装完成的成品厚度几乎仅是封胶体的厚度而已，从而有效缩减产品体积的效果。再者，本专利技术依据产品要求亦可衍生出数种可行的实施例，如图3A至图3D所示，其中以导电层(14)构成的接点呈凸出BUMP形式，但前述程序中凹点(11)部份也可以变化成实心柱状或平坦型式。如图3A、图3B所示，晶粒(20)除可利用银胶(22)粘着于其中一导电层(14)，并配合金属导线(21)连接另一金属层之外，亦可如图2C所示利用锡球(23)连接两接点，或均采用金属导线(21)连接两接点(如图3D)。于图4A至图4C所示，为另外数种本专利技术的实施态样，其中导电层(14)的下表面形成锡球(33)，以该锡球(33)直接与印刷电路板上的线路连接。本专利技术除应用于表面粘着式的组件封装之外，亦可适用于图5A、图5B中所示的实施态样，此态样可作多晶粒复合封装。其中导电层(14)上方的晶粒(20a)以打线施工后封胶，导电层(14)下方的晶粒(20b)以表面粘着技术(SMT)焊接，再行背面封胶。并可利用载板设计成海瓯折脚形成市面上SOP型态产品，又因薄膜可轻易完成25um线路可将此型态产品推广成平面及线状SOP封装产品。本文档来自技高网...

【技术保护点】
一种薄型集成电路的封装方法，其特征在于：于一基板表面以显影蚀刻及电镀手段形成导电线路，并再将晶粒粘附于所述导电线路的其中一面上，再于所述晶粒上采灌胶封装步骤覆以一层保护胶体，所述基板自底面进行蚀刻而显露出所述导电线路的另一面。

【技术特征摘要】
【国外来华专利技术】1.一种薄型集成电路的封装方法，其特征在于于一基板表面以显影蚀刻及电镀手段形成导电线路，并再将晶粒粘附于所述导电线路的其中一面上，再于所述晶粒上采灌胶封装步骤覆以一层保护胶体，所述基板自底面进行蚀刻而显露出所述导电线路的另一面。2.如权利要求1所述的薄型集成电路的封装方法，其特征在于所述显影蚀刻及电镀手段包括蚀刻所述基板表面以形成复数个下凹点；于所述各个下凹点形成一导电层，且各下凹点的导电层不相互连接以构成导电线路，藉此当所述基板自底面蚀刻后，而所述下凹点直接外露作为导电接点，而构成一表面粘着式集成电路组件。3.如权利要求1所述的薄型集成电路的封装方法，其特征在于所述显影蚀刻及电镀手段包括蚀刻所述基板表面，并电镀一导电层以形成复数个平板式薄膜导线，所述薄膜导线可供与外部线连接。4.如权利要求1至3所述的薄型集成电路的封装方法，其特征在于所述晶粒以金属导线连接至所述基板上...

【专利技术属性】
技术研发人员：张荣骞，
申请(专利权)人：大耀有限公司，
类型：发明
国别省市：71[中国|台湾]