半导体设计布图形成方法和图形图案形成单元技术

在其中在布线没有设计成具有相同间距的一种用于晶片上布图的半导体设计布图形成方法中，在所述的布图的非布线区中形成与布线无关的一个虚拟图形图案，以使所述虚拟图形图案和所述布线具有相同的间隔。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种用于补偿半导体制造的晶片加工过程中图案劣化(deterioration)的光掩模数据处理技术。另外，本专利技术涉及一种与光掩模数据有关的半导体设计布图形成方法和图形图案形成单元。
技术介绍
由于半导体设计布图的各条线的各个端部在晶片上明显内凹，因此，需将称之为锤形(hammer)(或衬线(serif))图案的辅助图案加到掩模数据中各条线的各个端部，以防止晶片上的图案发生变化。通常，通过试验来估算晶片上布图中各条线的各个端部的后退(retrogression)量，并将具有一定尺寸和形状的锤形图形加到各条线的各个端部上。例如，如图18所示，测量布图0的线宽1；根据该线的各端部之间的边缘长度2，以及根据该线与相对的线之间面对面(vis-a-vis)的距离3，将具有一定尺寸的锤形图形4均匀地加到该线的一个端部。业已提出一种通过改进上述技术方案而得到的方法，其中在将锤形图形4加到一条线的一个端部之后，测量该锤形图形4与相对的线之间的距离5，根据与相对的线面对面的距离，建立要从锤形图形上去除的图案6，以便令其从锤形图案中除去(后退)，由此以高精度校正该线端部的变化量。与上述已有技术有关的参考文献是“Pattern Correction Method ofMasks for Semiconductor Manufacture，and Recording Medium that RecordsPattern Correction Method(公开号为2001-83689的日本未实审专利文献(第2页上的权利要求1和2))，”和“Mask Pattern Correction Method，Pattern Formation and Photo Mask(公开号为平08(1997)-321450的日本未实审专利文献)。”但是，除非对一条线图案的边缘部分和周边图案的每一种组合都估算一个端部的后退量，由此为该值设定校正量，否则根据上述根据已有技术的掩模图案校正方法无法达到足够的校正精度。为了对一条线图案的一个端部和周边图案的每一个组合都估算退化量，就必须进行大量的估算工作，另外，为了对每一个组合都进行校正处理，就必须用非常长的时间进行掩模CAD处理。
技术实现思路
鉴于上述问题，本专利技术的一个目的在于提供一种能够减少估算工作量和简化掩模CAD处理的半导体设计布图形成方法和一种图形图案形成单元；其中在校正每一条线图案的一个端部时，对线图案的一个端部后退量进行的估算无需考虑每一条线图案的端部与周边图案之间的关系。为了实现上述目的，第一种专利技术的半导体设计布图形成方法是一种在晶片上形成布线没有设计成具有相同间距的布图的半导体设计布图形成方法，其中在布图中的非布线区内形成一虚拟图案(dummy pattern)，以使与图案无关的该虚拟图案和布线具有相同的间隔。这可以使各条线端部的间距能够在晶片上的设计布图中实现均一，由此可以根据该结构限定各条线端部的变化(后退)差量。因此，可以使晶片上的后退量均一，由此可以简化建立锤形图形的技术要求，从而缩短了掩模CAD处理的时间，并可以减少掩模数据量。第二种专利技术的半导体设计布图形成方法是一种在晶片上形成布线没有设计成具有相同间距的布图的半导体设计布图形成方法，其中在布图中的非布线区内形成一微观图形图案，以使与布线无关且在晶片上不被一光学投影系统分解的该微观图形图案和布线具有相同的间隔。这可以使各条线端部的间距能够在晶片上的设计布图中实现均一，由此可以根据该结构限定各条线端部的变化(后退)差量。因此，以象第一种专利技术一样的方式可以使晶片上的后退量均一，由此可以简化建立锤形图形的技术要求。第三种专利技术的半导体设计布图形成方法是一种在布图中在晶片上形成布线没有设计成具有相同间距的布图的半导体设计布图形成方法，该方法包括使布图中的每一条布线的端部与相应布线相同方向上排列的图案之间的空间均一的步骤。这种方法包括在布图中使每一条布线端部与相应布线相同方向上排列的图案之间的空间均一的步骤，因此布线间距对各条线端部的影响变小，从而可以通过使各布线相对端部之间的空间均一，来限定各条线端部的变化(后退)差量。因此，用相同于第一种专利技术的方式，可以使晶片上的后退量均一，由此可以简化锤形图形形成的技术要求。第四种专利技术的半导体设计布图形成方法是一种用于借助一光学投影系统将所期望的布图形成于晶片上的半导体设计布图形成方法，该方法包括对布图中一条线的一个端部边缘进行采样的步骤；计算该线的端部边缘与相邻边缘之间的边缘间隔，并且基于该计算结果对成为一校正目标的边缘进行采样的步骤；和向相邻边缘移动成为校正目标的边缘以使所述边缘间隔均一的步骤。根据以上方法，可以通过在晶片上的设计布图中将各条线相对端部之间的空间调整到一规定的间隔，能够使一晶片上各条线端部的后退量实现均一。另外，能够使晶片上的后退量实现均一，由此可以简化锤形图形形成的技术要求，并且可以缩短掩模CAD处理的时间，减少掩模数据量。第五种专利技术的半导体设计布图形成方法是一种用于借助一光学投影系统将所期望的布图形成于晶片上的半导体设计布图形成方法，该方法包括根据周边图案的密度对一布图中一条线的一个端部边缘进行采样的步骤；计算该线的端部边缘与相邻边缘之间的边缘间隔并且基于该计算结果对成为一校正目标的边缘进行采样的步骤；和向相邻边缘移动成为校正目标的边缘的步骤，其中在移动边缘的步骤中，根据图案的密度改变边缘的移动量，以使图案的密度变得均一。根据上述方法，可以根据图案的密度使晶片上各条线的端部后退量均一，这一点是由其中晶片上设计布图中各条线相对端部之间的空间超过标准空间的边缘比值得出的。另外，以与第四种专利技术相同的方式，使晶片上的后退量均一，由此可以简化锤形图形形成的技术要求。第六种专利技术的半导体设计布图形成方法是一种用于借助一光学投影系统将所期望的布图形成于晶片上的半导体设计布图形成方法，该方法包括对一布图中垂直方向上一条线的一个端部边缘进行采样的步骤；计算该线的端部边缘与相邻边缘之间的边缘间隔并且基于该计算结果对成为一校正目标的边缘进行采样的步骤；和向相邻边缘移动成为校正目标的边缘的步骤，其中在移动边缘的步骤中，根据边缘间隔计算边缘可移动的量。使晶片上设计布图中垂直方向上各条线的相对端部之间的空间满足标准间隔，由此可以使晶片上上述各条线端部的后退量均一。另外，以与第四种专利技术相同的方式使晶片上的后退量均一，由此可以简化锤形图形形成的技术要求。第七种专利技术的半导体设计布图形成方法是一种用于借助一光学投影系统将所期望的布图形成于一晶片上的半导体设计布图形成方法，该方法包括对一布图中水平方向上一条线的一个端部边缘进行采样的步骤；计算该线的端部边缘与相邻边缘之间的边缘间隔并且基于该计算结果对成为一校正目标的边缘进行采样的步骤；和向相邻边缘移动成为校正目标的边缘的步骤，其中在移动边缘的步骤中，根据边缘间隔计算边缘可移动的量。使晶片上设计布图中水平方向上各条线的相对端部之间的空间满足标准间隔，由此可以使晶片上上述各条线端部的后退量均一。另外，以与第四种专利技术相同的方式使晶片上的后退量均一，由此可以简化锤形图形形成的技术要求。第八种专利技术的半导体设计布图形成方法是一种用于借助一光学投影系统将本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.在其中在布线没有设计成具有相同间距的一种用于晶片上布图的半导体设计布图形成方法中，在所述的布图的非布线区中形成与布线无关的一个虚拟图形图案，以使所述虚拟图形图案和所述布线具有相同的间隔。2.在其中在布线没有设计成具有相同间距的一种用于晶片上布图的半导体设计布图形成方法中，在所述布图的非布线区中，形成与布线无关并且在晶片上不被一光学投影系统解像的微观图形图案，以使所述微观图形图案和所述布线具有相同的间隔。3.在其中在布线设计成具有相同间距的一种用于晶片上布图的半导体设计布图形成方法中，该半导体设计布图形成方法包括使所述布图中各布线的端部与沿这些布线方向排列的图案之间的空间均一的步骤。4.在一种用于借助一光学投影系统在一晶片上形成所期望的布图的半导体设计布图形成方法中，该半导体设计布图形成方法包括对所述布图中一条线的一个端部边缘进行采样的步骤；计算所述线的端部边缘与相邻边缘之间的边缘间隔并且基于该计算结果对成为一校正目标的边缘进行采样的步骤；和向相邻边缘移动所述的成为校正目标的边缘以使所述边缘间隔均一的步骤。5.在一种用于借助一光学投影系统在一晶片上形成所期望的布图的半导体设计布图形成方法中，该半导体设计布图形成方法包括根据周边图案的密度对所述布图中一条线的一个端部边缘进行采样的步骤；计算所述线的端部边缘与相邻边缘之间的边缘间隔并且基于该计算结果对成为一校正目标的边缘进行采样的步骤；和向相邻边缘移动所述的成为校正目标的边缘的步骤，其中在移动所述边缘的步骤中，根据该图案密度改变边缘的移动量，以使图案密度均一。6.在一种用于借助一光学投影系统在一晶片上形成所期望的布图的半导体设计布图形成方法中，该半导体设计布图形成方法包括对所述布图中垂直方向上一条线端部的边缘进行采样的步骤；计算所述线的端部边缘...

【专利技术属性】
技术研发人员：山际实，谷本正，三坂章夫，日野上丽子，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：