芯片测试夹具及其上盖制造技术

一种测试夹具，用以测试一芯片（ｃｈｉｐ），被封装芯片具有一晶粒设于一基板的上表面，多个接点设于基板的下表面，以及一封装材料覆盖于晶粒及基板之上。测试夹具包括一底座以及一上盖，底座表面设有多个测试点，封装芯片可容置于底座中，其多个接点分别与多个测试点耦合，上盖结合于底座的上方，其具有一解封装测试孔，位于芯片的晶粒与周围电路的上方。因此，当封装芯片置于测试夹具内部时，测试夹具可透过测试点直接对封装芯片进行测试，又当封装芯片在去除封装材料之后，测试夹具可利用探针并透过上盖的解封装测试孔对晶粒进行电性测试。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种测试夹具，特别是涉及一种可分别对封装芯片以及解封装芯片进行测试的测试夹具。
技术介绍
芯片(chip)利用复杂的半导体工艺技术，在晶片表面形成多个具有特定功能的集成电路，再经过切割成晶粒(die，或称为小片)、封装和测试，才能够被应用于各种电子产品之中。请参阅图1所示，其为现有封装芯片10的示意图，晶粒经过封装之后称为封装芯片。图1中，封装芯片10主要包括一晶粒12、一基板14、一封装材料16以及多个锡球18。基板14为非导电材料，其上、下表面分别设有一上导线层142以及一下导线层146，上、下导线层142、146之间利用多个导电栓148穿过基板14而相互电连接，多个锡球18则是结合于下导线层146。封装时，晶粒12结合于基板14的上表面，晶粒12与上导线层142之间以打线方式互相连接，最后再将封装材料16覆盖于晶粒12、上导线层142之上，而封装之后晶粒12内部的集成电路，则是以基板下方的锡球18做为信号接点，对外进行信号连结。现有封装芯片于制作完成后，必须置入一连接于电路板上的测试夹具以进行检测。请参阅图2所示，其为现有封装芯片10的测试夹具20示意图。现有本文档来自技高网...

【技术保护点】
一种测试夹具，装设于一电路板上，以供一芯片置入后进行对该芯片的测试，该芯片至少具有一基板与一晶粒，并可再具有一封装材料，其中该晶粒设于该基板的上表面，并在该基板的下表面形成多个接点，该封装材料覆盖于该晶粒及该基板之上，该测试夹具包括：　 　一底座，其内设有连接至该电路板的多个测试点，该封装芯片可容置于该底座中，使得上述接点分别与上述测试点耦合；以及一上盖，结合于该底座的上方，其具有一解封装测试孔。

【技术特征摘要】
1.一种测试夹具，装设于一电路板上，以供一芯片置入后进行对该芯片的测试，该芯片至少具有一基板与一晶粒，并可再具有一封装材料，其中该晶粒设于该基板的上表面，并在该基板的下表面形成多个接点，该封装材料覆盖于该晶粒及该基板之上，该测试夹具包括一底座，其内设有连接至该电路板的多个测试点，该封装芯片可容置于该底座中，使得上述接点分别与上述测试点耦合；以及一上盖，结合于该底座的上方，其具有一解封装测试孔。2.如权利要求1所述的测试夹具，该上盖透过其与该芯片的上表面相接触的部份，将该芯片固定于该底座中，且该解封装测试孔的面积小于该芯片的上表面的面积。3.如权利要求1所述的测试夹具，当该封装芯片去除该封装材料之后，该解封装测试孔可提供对该晶粒进行电性测试的通道。4.如权利要求1所述的测试夹具，其中该上盖由不导电材料所制成。5.如权利要求1所述的测试夹具，其中该上盖包括至少二螺孔或两个公卡勾的其中一种，该底座相对应这些螺孔或这些公卡勾的位置亦设置有相对应的螺孔或母卡勾，该上盖与该底座利用相对应这些螺孔数量的螺丝或利用这些公卡勾与这些母卡勾的互相扣合来结合。6.如权利要求1所述的测试夹具，其中该解封装测试孔的周围经过斜边处理。7.如权利要求6所述的测试夹具，该解封装测试孔的周围向内倾斜。8.如权利要求1所述的测试夹具，该解封装测试孔位于该晶粒的上方。9.如权利要求1所述的测试夹具，该解封装测试孔位于该芯片上表面上的多条导线的上...

【专利技术属性】
技术研发人员：李政道，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]