半导体装置及半导体装置的制造方法制造方法及图纸

本发明专利技术涉及一种半导体装置及半导体装置的制造方法。本发明专利技术的半导体装置的制造方法是将第1半导体衬底与第2半导体衬底贴合而形成积层体，在设置在所述第1半导体衬底的外周部与所述第2半导体衬底的外周部间的间隙，嵌入具有第1粘度的第1填充材，将所述第1填充材嵌入所述间隙后，以与所述第1填充材相邻的方式将第2填充材嵌入所述间隙，并使所述第2半导体衬底变薄，其中所述第2填充材具有高于所述第1粘度的第2粘度。粘度的第2粘度。粘度的第2粘度。

【技术实现步骤摘要】
半导体装置及半导体装置的制造方法
[0001]相关申请的引用
[0002]本申请基于2020年07月22日提出申请的现有日本专利申请第2020
‑
125438号的优先权利益，且追求该利益，其全部内容以引用的方式包含在本文中。


[0003]本专利技术的实施方式涉及一种半导体装置及半导体装置的制造方法。

技术介绍

[0004]作为半导体装置的制造方法，例如已知有一种贴合流程，即，分别形成具有包含CMOS(Complementary Metal
‑
Oxide
‑
Semiconductor：互补金属氧化物半导体)的周边电路的第1半导体衬底，与具有存储单元阵列的第2半导体衬底后，将第1半导体衬底与第2半导体衬底贴合。贴合流程中，将设置在第1半导体衬底的金属焊垫与设置在第2半导体衬底的金属焊垫接合。

技术实现思路

[0005]使用本专利技术的实施方式的半导体装置及半导体装置的制造方法，而提高半导体存储装置的生产性。
[0006]一实施方式的半导体装置的制造方法是将第1半导体衬底与第2半导体衬底贴合而形成积层体，在设置在所述第1半导体衬底的外周部与所述第2半导体衬底的外周部间的间隙，嵌入具有第1粘度的第1填充材，将所述第1填充材嵌入所述间隙后，以与所述第1填充材相邻的方式将第2填充材嵌入所述间隙，并使所述第2半导体衬底变薄，其中所述第2填充材具有高于所述第1粘度的第2粘度。
[0007]一实施方式的半导体装置具有：第1半导体衬底；第2半导体衬底，与所述第1半导体衬底贴合而构成积层体，比第1半导体衬底薄；间隙，设置在所述第1半导体衬底的外周部与所述第2半导体衬底的外周部间；第1填充材，设置在所述间隙，具有第1粘度；以及第2填充材，与所述第1填充材相邻地设置在所述间隙，具有高于所述第1粘度的第2粘度。
[0008]根据所述构成，能够提高半导体存储装置的生产性。
附图说明
[0009]图1是表示一实施方式的半导体装置的立体图。
[0010]图2是表示一实施方式的半导体装置的剖视图。
[0011]图3是表示一实施方式的半导体装置的剖视图。
[0012]图4(A)～(D)是表示一实施方式的半导体装置的制造步骤的剖视图。
[0013]图5(A)、(B)是表示制造一实施方式的半导体装置的半导体制造装置的图。
[0014]图6是用于说明一实施方式的半导体装置的制造方法的图。
[0015]图7是用于说明一实施方式的半导体装置的制造方法的图。
[0016]图8(A)、(B)是表示制造一实施方式的半导体装置的半导体制造装置的图。
[0017]图9是表示一实施方式的半导体装置的构成例的剖视图。
具体实施方式
[0018]以下，参照附图具体说明实施方式的半导体装置及半导体装置的制造方法。另外，以下说明中，对具有大致相同功能及构成的构成要素标注相同符号，仅在必要时进行重复说明。此外，以下所示的各实施方式例示了用于将所述实施方式的技术性思想具体化的装置或方法，并非将构成要素的材质、形状、构造、配置等特定为下文所述内容。实施方式的技术性思想包含对权利要求书中的记载添加各种变更后的内容。
[0019]＜半导体装置1的整体构成＞图1是表示本实施方式的半导体装置1的立体图。图2是图1所示的半导体装置1中所含区域100的沿着A1
‑
A2的剖视图。图3是图1所示的半导体装置1中所含区域100的沿着A1
‑
A2的更详细的剖视图。本实施方式的半导体装置1的构成不限定于图1至图3所示的构成。
[0020]如图1所示，半导体装置1具有第1半导体衬底22及第2半导体衬底23。第1半导体衬底22具有衬底11、及设置在衬底11之上的第1电路部12。第2半导体衬底23具有衬底13、及设置在衬底13之上的第2电路部14。细节将在下文进行叙述，第1电路部12及第2电路部14是具有多个晶体管及被动元件等器件的器件层。此外，细节将在下文进行叙述，第1电路部12具有第1金属焊垫5(图3)，第2电路部14具有第2金属焊垫8(图3)，通过将第1金属焊垫5(图3)与第2金属焊垫8(图3)连接，使第1半导体衬底22与第2半导体衬底23贴合。另外，图1中，省略第1填充材41(图2)及第2填充材42(图2)的图示。此外，衬底11及衬底13例如为硅衬底(硅晶圆)。
[0021]在制造第1半导体衬底22及第2半导体衬底23的过程中，通过多次化学机械研磨(CMP：Chemical Mechanical Polishing)加工各个衬底。结果，第1半导体衬底22及第2半导体衬底23中，第1电路部12的端部及第2电路部14的端部具有过度研磨的形状，即所谓塌边(末端过度研磨)形状。图1中，为了简单地示出半导体装置1的构成，使第1电路部12的厚度及第2电路部14的厚度均匀，但实际上，如图2之后所图示，第1电路部12的厚度及第2电路部14的厚度从第1半导体衬底22的中心部及第2半导体衬底23的中心部起，越靠近第1半导体衬底22的端部22b及第2半导体衬底23的端部23b则越薄。
[0022]如图2所示，半导体装置1具有设置在第1半导体衬底22与第2半导体衬底23间的间隙15。有时会省略说明与图1相同或类似的构成。半导体装置1在剖视时，间隙沿第1半导体衬底22的表面22a及第2半导体衬底23的表面23a设置。间隙具有第1间隙部15a及第2间隙部15b。第1间隙部15a位于比第1半导体衬底22的端部22b及所述第2半导体衬底23的端部23b靠第1半导体衬底22及所述第2半导体衬底23的中心101侧。第2间隙部15b设置在第1间隙部15a、第1间隙部15a与第1半导体衬底22的端部22b及第2半导体衬底23的端部23b之间。此外，半导体装置1具有第1填充材41及第2填充材42。
[0023]符号S表示第1半导体衬底22与第2半导体衬底23的贴合面。贴合面S是为了方便而示出的面。半导体装置1具有将第1半导体衬底22与第2半导体衬底23贴合而得的积层体，第1半导体衬底22与第2半导体衬底23一体化。例如，贴合面S能够通过分析半导体装置1的剖面而判别。
[0024]本实施方式的半导体装置1中，例如第1半导体衬底22的表面22a也可称为第1半导体衬底22的外周部，第2半导体衬底23的表面23a也可称为第2半导体衬底23的外周部，间隙15也可称为间隙部或未贴合部，第1间隙部15a也可称为间隙15的薄层部或最内周薄层部，第2间隙部15b也可称为间隙15的厚层部或最外周厚层部。
[0025]例如，第1间隙部15a的(剖视时)厚度LVMH为50μm以下，第1间隙部15a的深度方向的长度(剖视时的宽度)LVMD为350μm以上3500μm以下。例如，第2间隙部15b的(剖视时)厚度HVMH为50μm以上700μm以下，第2间隙部15b的深度方向的长度(剖视时的宽度)HVMD小于350μm。第2间本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置的制造方法，其是将第1半导体衬底与第2半导体衬底贴合而形成积层体，对设置在所述第1半导体衬底的外周部与所述第2半导体衬底的外周部间的间隙，嵌入具有第1粘度的第1填充材，将所述第1填充材嵌入所述间隙后，以与所述第1填充材相邻的方式将第2填充材嵌入所述间隙，并使所述第2半导体衬底变薄，其中所述第2填充材具有高于所述第1粘度的第2粘度。2.根据权利要求1所述的半导体装置的制造方法，其中所述第1填充材包含有机化合物，所述第2填充材包含玻璃材料或无机聚合物。3.根据权利要求2所述的半导体装置的制造方法，其中所述间隙包含：第1间隙部，在所述积层体的剖视时，沿所述第1半导体衬底的表面及所述第2半导体衬底的表面设置，位于比所述第1半导体衬底的端部及所述第2半导体衬底的端部靠所述第1半导体衬底及所述第2半导体衬底的中心侧；以及第2间隙部，设置在所述第1间隙部与所述第1半导体衬底的端部及所述第2半导体衬底的端部之间。4.根据权利要求3所述的半导体装置的制造方法，其中所述第1填充材嵌入所述第1间隙部，所述第2填充材嵌入所述第2间隙部。5.根据权利要求4所述的半导体装置的制造方法，其中在所述积层体的剖视时，所述第2间隙部的厚度比所述第1间隙部的厚度厚。6.根据权利要求4所述的半导体装置的制造方法，其中所述第1填充材是使用滴管、分配器或旋涂而嵌入所述第1间隙部。7.根据权利要求6所述的半导体装置的制造方法，其中所述第2填充材是通过将呈薄膜状附着有所述第2填充材的膜沿所述积层体的外周涂擦于所述积层体，而嵌入所述第2间隙部。8.根据权利要求4所述的半导体装置的制造方法，其中在嵌入所述第2填充材后，使用研磨膜来去除从所述第2间隙部溢出的所述第2填充材。9.根据权利要求4所述的半导体装置的制造方法，其中在形成所述积层体前，在所述第1半导体衬底上形成第1电路部、及电连接在所述第1电路部的第1金属焊垫，在所述第2半导体衬底上形成第2电路部、及电连...

【专利技术属性】
技术研发人员：大久保拓郎，林秀和，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：