一种CMOS像素寻址模块和方法技术

本申请实施例公开了一种CMOS像素寻址模块和方法，该CMOS像素寻址模块与CMOS像素阵列结构相连；CMOS像素阵列结构包括：多个CMOS像素阵列块；CMOS像素寻址模块包括：地址控制模块和均与地址控制模块相连的多个行地址译码器；地址控制模块与每个CMOS像素阵列块相连；每个CMOS像素阵列块分别对应一个行地址译码器，并与相对应的行地址译码器相连接。通过该实施例方案，实现了分块直接寻址，提高了寻址速度，提高了整体的良率和可靠性。提高了整体的良率和可靠性。提高了整体的良率和可靠性。

【技术实现步骤摘要】
一种CMOS像素寻址模块和方法


[0001]本申请实施例涉及光电二极管探测器设计技术，尤指一种CMOS像素寻址模块和方法。

技术介绍

[0002]目前的平板探测器规模已达wafer(晶圆)级别，且三面可拼接，其整个平板90％以上的面积是CMOS(互补金属氧化物半导体)像素阵列。该类产品主要工作模式为全帧模式和ROI(Region of Interest感兴趣区)模式。ROI模式需要寻址到指定探测器区域并将其电荷读出。目前已有寻址技术利用传统移位寄存器链方式如图1所示。
[0003]图1中CLK为时钟端，D为寄存器数据端，ROW_SEL是移位寄存器链输出端，负责选通指定地址的CMOS像素，RST是CMOS像素复位信号。例如要选通ROW_SEL[2]控制的CMOS像素，需要将高电平1从D端依次移位通过ROW_SEL[0]、ROW_SEL[1]到达ROW_SEL[2]。
[0004]目前已有ROI寻址技术，寻址的移位寄存器链贯穿整个CMOS像素阵列，当平板探测器面积很大，CMOS像素阵列规模非常大时，若要寻址距离D远端的CMOS像素，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种CMOS像素寻址模块，其特征在于，与互补金属氧化物半导体CMOS像素阵列结构相连；所述CMOS像素阵列结构包含多个CMOS像素阵列块；所述CMOS像素寻址模块包括：地址控制模块和与所述地址控制模块相连的多个行地址译码器；所述地址控制模块与每个CMOS像素阵列块相连；每个CMOS像素阵列块分别对应一个行地址译码器，并与相对应的行地址译码器相连接。2.根据权利要求1所述的CMOS像素寻址模块，其特征在于，全部CMOS像素阵列块均相同；每个CMOS像素阵列块中每一行中全部CMOS像素的地址相同，每一列中CMOS像素的地址依次增加。3.根据权利要求1或2所述的CMOS像素寻址模块，其特征在于，所述CMOS像素寻址模块中的全部行地址译码器均相同；每个所述行地址译码器通过预设的块内行选信号线与相应的CMOS像素阵列块的每一行的CMOS像素相连；其中，所述块内行选信号线的条数与所述CMOS像素阵列块的行数相同。4.根据权利要求1或2所述的CMOS像素寻址模块，其特征在于，所述每个行地址译码器通过预设的块内行复位信号线与相应的CMOS像素阵列块的每一行的CMOS像素相连，其中，所述块内行复位信号线的条数与所述CMOS像素阵列块的行数相同。5.根据权利要求1或2所述的CMOS像素寻址模块，其特征在于，所述地址控制模块通过预设的块选择信号线与每个CMOS像素阵列块相连。6.根据权利要求1或...

【专利技术属性】
技术研发人员：刘彤芳，吴恩德，
申请(专利权)人：地太科特电子制造北京有限公司，
类型：发明
国别省市：