高迁移率的p型多晶硅栅LDMOS器件及其制作方法技术

本发明专利技术公开了一种高迁移率的p型多晶硅栅LDMOS器件及其制作方法。所述高迁移率的p型多晶硅栅LDMOS器件包括半导体基材和栅极，所述半导体基材内分布有体区接触区和漂移区，所述体区接触区、漂移区内分别形成有源区、漏区，以及，所述半导体基材内还分布有沟道区，所述沟道区内还形成有第一掺杂区，所述半导体基材、栅极、体区接触区、沟道区为第一掺杂类型，所述源区、漏区、漂移区和第一掺杂区为第二掺杂类型。本发明专利技术提供的高迁移率的P型多晶硅栅LDMOS器件，P型掺杂的沟道区内具有n型轻掺杂区，减少了表面缺陷对电子迁移率的影响，同时减少了热载流子注入效应对半导体器材表面和栅极氧化层的影响，进而提高了器件饱和电流和热载流子注入可靠性的品质因数。子注入可靠性的品质因数。子注入可靠性的品质因数。

【技术实现步骤摘要】
高迁移率的p型多晶硅栅LDMOS器件及其制作方法


[0001]本专利技术涉及一种LDMOS器件，特别涉及一种高迁移率的p型多晶硅栅LDMOS器件及其制作方法，属于半导体


技术介绍

[0002]传统的n型LDMOS器件结构如图1所示，图中，100是n型的多晶硅栅，200是栅极氧化层，50是重掺杂N型源区，20是轻掺杂的n型漂移区，40是n型重掺杂的漏区，30是p型重掺杂的体区接触区，60是p型沟道区域，10是p型衬底。
[0003]上图1结构属于增强型器件，阈值电压大于零。对于上图1所示的传统器件结构，通过改变栅极的电压控制器件的开启和关闭，当栅极电压超过阈值电压时，沟道表面反型导通，器件开启，当栅极电压小于阈值电压时，沟道耗尽或者积累，器件关闭。对于上述的增强型器件，导通条件下，位于沟道表面的反型层存在大量的电子，容易受到表面缺陷的影响，导致电子迁移率下降，影响器件的性能，同时，表面沟道容易发生热载流子注入效应，在氧化层中产生新的缺陷，导致器件失效

技术实现思路

[0004]本专利技术的主要目的在于提供一种高迁移率的p型多晶硅栅LDMOS器件及其制作方法，以克服现有技术中的不足。
[0005]为实现前述专利技术目的，本专利技术采用的技术方案包括：
[0006]本专利技术实施例提供了一种高迁移率的p型多晶硅栅LDMOS器件，其包括半导体基材和栅极，所述半导体基材内分布有体区接触区和漂移区，所述体区接触区、漂移区内分别形成有源区、漏区，所述源区、漏区分别与源极、漏极配合，以及，所述半导体基材内还分布有沟道区，所述沟道区位于所述栅极下方，并且所述沟道区内靠近半导体基材表面的区域还形成有第一掺杂区，所述第一掺杂区还与所述源区电性接触或电性结合，其中，所述半导体基材、栅极、体区接触区、沟道区为第一掺杂类型，所述源区、漏区、漂移区和第一掺杂区为第二掺杂类型；
[0007]当所述栅极电压超过阈值电压后，沟道区反型形成电子层时，靠近源区的反型层会首先发生在第一掺杂区下方。
[0008]进一步的，所述的高迁移率的p型多晶硅栅LDMOS器件包括p型半导体基材和p型掺杂栅极，所述p型半导体基材内分布有p型重掺杂体区接触区和n型轻掺杂漂移区，所述p型重掺杂体区接触区、n型轻掺杂漂移区内分别形成有n型重掺杂源区、n型重掺杂漏区，所述n型重掺杂源区、n型重掺杂漏区分别与源极、漏极配合，以及，所述p型半导体基材内还分布有p 型沟道区，所述p型沟道区位于所述p型掺杂栅极下方，并且所述p型沟道区内靠近p型半导体基材表面的区域还形成有n型轻掺杂区，所述n型轻掺杂区还与所述n型重掺杂源区电性接触或电性结合；当所述p型掺杂栅极电压超过阈值电压后，p型沟道区反型形成电子层时，靠近n型重掺杂源区的反型层会首先发生在n型轻掺杂区下方。
[0009]本专利技术实施例还提供了所述高迁移率的p型多晶硅栅LDMOS器件的制作方法，其包括：
[0010]提供半导体基材，在所述半导体基材上制作栅极；
[0011]在所述半导体基材制作形成体区接触区、漂移区和沟道区，分别在所述体区接触区、漂移区内制作形成源区、漏区，所述源区、漏区分别与源极、漏极配合，其中，所述沟道区位于所述栅极下方；
[0012]在所述沟道区内靠近半导体基材表面的区域制作形成第一掺杂区，至少是所述沟道区的局部区域被所述第一掺杂区掩盖，且使所述第一掺杂区与所述源区电性接触或电性结合。
[0013]与现有技术相比，本专利技术的优点包括：本专利技术实施例提供的一种高迁移率的P型多晶硅栅 LDMOS器件，P型掺杂的沟道区内具有n型轻掺杂区，从而改变了沟道区的掺杂分布；当器件开始导通时，反型层位于n型轻掺杂区的下方，随着栅极电压的提升，反型层逐渐加厚并接近沟道区表面；当器件工作时，反型层位于半导体基材内部而远离表面，从而减少了表面缺陷对电子迁移率的影响，同时减少了热载流子注入效应对半导体器材表面和栅极氧化层的影响，进而提高了器件饱和电流和热载流子注入可靠性的品质因数。
附图说明
[0014]图1是现有技术中的一种n型LDMOS器件结构的横截面结构示意图；
[0015]图2是本专利技术一典型实施案例中一种高迁移率的p型多晶硅栅LDMOS器件的结构示意图；
[0016]图3是本专利技术一典型实施案例中另一种高迁移率的p型多晶硅栅LDMOS器件的结构示意图；
[0017]图4是本专利技术一典型实施案例中一种高迁移率的p型多晶硅栅LDMOS器件的制作流程结构示意图；
[0018]图5是本专利技术一典型实施案例中一种高迁移率的p型多晶硅栅LDMOS器件的制作流程结构示意图。
具体实施方式
[0019]鉴于现有技术中的不足，本案专利技术人经长期研究和大量实践，得以提出本专利技术的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
[0020]为了克服现有技术中的问题，本专利技术实施例提供了一种高迁移率的P型多晶硅栅LDMOS 器件，通过在P型掺杂的沟道区形成n型轻掺杂区，以改变沟道区的掺杂分布；当器件开始导通时，反型层位于n型轻掺杂区的下方，随着栅极电压的提升，反型层逐渐加厚并接近沟道区表面；当器件工作时，反型层位于半导体基材内部而远离表面，减少了表面缺陷对电子迁移率的影响，同时减少了热载流子注入效应对半导体器材表面和栅极氧化层的影响，进而提高了器件饱和电流和热载流子注入可靠性的品质因数。
[0021]具体的，本专利技术实施例提供了一种高迁移率的p型多晶硅栅LDMOS器件，其包括半导体基材和栅极，所述半导体基材内分布有体区接触区和漂移区，所述体区接触区、漂移区内分别形成有源区、漏区，所述源区、漏区分别与源极、漏极配合，以及，所述半导体基材内
还分布有沟道区，所述沟道区位于所述栅极下方，并且所述沟道区内靠近半导体基材表面的区域还形成有第一掺杂区，所述第一掺杂区还与所述源区电性接触或电性结合，其中，所述半导体基材、栅极、体区接触区、沟道区为第一掺杂类型，所述源区、漏区、漂移区和第一掺杂区为第二掺杂类型；
[0022]当所述栅极电压超过阈值电压后，沟道区反型形成电子层时，靠近源区的反型层会首先发生在第一掺杂区下方。
[0023]进一步的，所述沟道区内或者所述第一掺杂区内靠近半导体基材表面的区域还形成有第二掺杂区，所述第二掺杂区为第一掺杂类型，且所述第二掺杂区还与所述第一掺杂区、漂移区电性接触或电性结合。
[0024]进一步的，至少是所述第一掺杂区的局部区域被所述第二掺杂区掩盖。
[0025]进一步的，所述第一掺杂区和第二掺杂区的掺杂浓度为1*1011-6*10
12
cm2。
[0026]进一步的，所述半导体基材表面还形成有氧化层，所述栅极设置在所述氧化层上方。
[0027]进一步的，所述的高迁移率的p型多晶硅栅LDMOS器件包括p型半导体基材和p型掺杂栅极，所述p型半导体基材内分布有p型重掺杂体区接触区和n型轻掺杂漂移区，所述p型重掺杂体区接触区、n型轻掺杂本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高迁移率的p型多晶硅栅LDMOS器件，其特征在于包括半导体基材和栅极，所述半导体基材内分布有体区接触区和漂移区，所述体区接触区、漂移区内分别形成有源区、漏区，所述源区、漏区分别与源极、漏极配合，以及，所述半导体基材内还分布有沟道区，所述沟道区位于所述栅极下方，并且所述沟道区内靠近半导体基材表面的区域还形成有第一掺杂区，所述第一掺杂区还与所述源区电性接触或电性结合，其中，所述半导体基材、栅极、体区接触区、沟道区为第一掺杂类型，所述源区、漏区、漂移区和第一掺杂区为第二掺杂类型；当所述栅极电压超过阈值电压后，沟道区反型形成电子层时，靠近源区的反型层会首先发生在第一掺杂区下方。2.根据权利要求1所述的高迁移率的p型多晶硅栅LDMOS器件，其特征在于：所述沟道区内或者所述第一掺杂区内靠近半导体基材表面的区域还形成有第二掺杂区，所述第二掺杂区为第一掺杂类型，且所述第二掺杂区还与所述第一掺杂区、漂移区电性接触或电性结合。3.根据权利要求2所述的高迁移率的p型多晶硅栅LDMOS器件，其特征在于：至少是所述第一掺杂区的局部区域被所述第二掺杂区掩盖。4.根据权利要求2所述的高迁移率的p型多晶硅栅LDMOS器件，其特征在于：所述第一掺杂区和第二掺杂区的掺杂浓度为1*10
11
～6*10
12
cm2。5.根据权利要求1所述的高迁移率的p型多晶硅栅LDMOS器件，其特征在于：所述半导体基材表面还形成有氧化层，所述栅极设置在所述氧化层上方。6.根据权利要求1所述的高迁移率的p型多晶硅栅LDMOS器件，其特征在于包括p型半导体基材和p型掺杂栅极，所述p型半导体基材内分布有p型重掺杂体区接触区和n型轻掺杂漂移区，所述p型重掺杂体区接触区、n型轻掺杂漂移区内分别形成有n型重掺杂源区、n型重掺杂漏区，所述n型重掺杂源区、n型重掺杂漏区分别与源极、漏极配合，以及，所述p型半导体基材内还分布有p型沟道区，所...

【专利技术属性】
技术研发人员：莫海锋，
申请(专利权)人：苏州华太电子技术有限公司，
类型：发明
国别省市：