具有槽限制的隔离扩散的互补模拟双极型晶体管制造技术

一种半导体衬底，包括用电介质材料填充的一对槽。在衬底经历热处理时限制驱入槽之间台地中的掺杂剂横向扩散。因此，半导体器件可一起在衬底上更加紧密地间隔，并能提高器件的封装密度。而且槽限制的掺杂区比不受限制的扩散扩散得更快并且更深，从而降低完成所期望的深度的扩散所需的时间和温度。该技术可用于诸如双极型晶体管的半导体器件以及将器件彼此电隔离的隔离区域。在一组实施例中，在外延层和衬底之间界面处形成掩埋层，通常位于在台地中掺杂剂以下的位置。当对衬底进行热处理时，掩埋层向上扩散，台地中的掺杂剂向下扩散直到两掺杂剂汇合从而形成从外延层表面向下延伸至掩埋层的隔离区域或下沉区。在另一实施例中，以高达几个ＭｅＶ的高能量将掺杂剂注入电介质填充的槽之间，然后扩散，结合了深注入和槽限制的扩散的优点，从而实现具有最小热预算的深扩散。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种用于结隔离的集成半导体器件尤其是互补模拟双极型(CAB)晶体管的隔离结构及其形成方法。
技术介绍
随着集成电路中最小特征尺寸变得更小，提高集成电路(IC)芯片上器件的封装密度(packing density)是必然的。如果器件间的距离不能够同样减小，则更小器件的优势大部分丧失。图1-11示出现有技术的工艺和结构以及这些工艺和结构中所固有的一些问题。图1A示出了制造半导体器件的常用方法。经由形成于掩模层102中的开口，掺杂剂被引入N或P衬底100，掩模层102可以是氧化物、氮化物、光致抗蚀剂或者它们的组合。掺杂剂可以通过离子注入或通过高温预沉积引入(即浅扩散，来自气态或者固态源的掺杂源由此被引入半导体)。接着掺杂剂可以通过加热扩散以形成浅区域104，如图1B所示，或者掺杂剂可以在更高的温度下扩散或者扩散更长的时间以形成深得多的区域106，如图1C所示。区域104可以深0.5至2μm，且区域106可以深2μm至10μm。图1D是区域106的左侧的视图，详细地示出了在热扩散工艺期间区域106的横向扩展。如所告知的，结掺杂剂在扩散期间既横向也垂直扩展。通常的规则是，自掩模开口边缘处的点(0，0)的横向扩展等于结的垂直深度(xj)的大约0.8倍。掺杂剂的这个横向扩展限制了使用传统热扩散工艺形成的器件的水平间距和封装密度。图2A和2B示出扩散工艺的另一问题，即，结深可以是掩模开口宽度的函数。图2A示出了在经由掩模开口W1的注入之后进行扩散的结果，并且图2B示出了在经由掩模开口W2的注入之后进行扩散的结果，其中W1＞W2。图2B中结的最终深度是图2A中的结深的η，因子η小于1。这种现象产生的原因是掩模开口较小时掺杂剂的横向扩展比掩模开口大时更大地减小了表面浓度及垂直方向上的掺杂浓度梯度。于是在掩模开口小时掺杂剂更慢地向下扩散，一种被称为“欠缺扩散”(“starved diffusion”)的效应。因此掩模开口必须较大以得到深结，从而例如建立用于厚层的侧壁隔离区域。大的掩模开口的必要性再一次限制了半导体器件的封装密度。图3A和3B例证了这些问题所造成的一些影响。理想情况下，希望形成与浅扩散110分隔YN+/P+距离的深扩散108，如图3A所示。实际情况是，由于掺杂剂横向扩展，图3A所示形态的深扩散108是不可能的。代替的情况是，结果为宽得多的扩散112，如图3B所示，其与扩散110分隔一个小得多的距离YN+/P+，尽管N+和P+结的掩模图形单元(mask feature)之间具有相同的间距。在垂直隔离区域和掩埋层的形成中出现类似问题。图4A示出了包括延伸穿过N外延层116到达P衬底120的垂直P隔离区域114的理想结构。在N外延层116和P衬底120之间的界面处形成N掩埋层(NBL)118。P隔离区域114和N掩埋层118均是具有垂直边缘的陡峭、定义良好的区域，分隔距离W3。实际上传统扩散工艺所出现的情况示于图4B。N掩埋层118在N外延层116的生长和P隔离区域114的后续驱入(driving-in)期间水平地扩展，并且P隔离区域114同样地横向扩展，将N掩埋层118和P隔离区域114之间的间距减小为远小于W3的距离W4。结果会降低N掩埋层118和P隔离区域之间的击穿电压，并且要得到图4A所示结构的击穿电压，不得不显著加宽N掩埋层118和P隔离区域114之间的间距。图5A-5F示出了传统工艺结隔离(junction-isolation)的步骤，即从顶表面向下延伸的隔离，(也叫做“仅向下”结隔离)。图5A中，在P衬底124上已经生长了厚氧化物层122(例如，1至5μm厚)。图5B中，已经在氧化物层122之上形成了光致抗蚀剂层126，并且已经经由光致抗蚀剂层126中的开口蚀刻了氧化物层122。如图5C所示，在开口中形成薄氧化物层130，并且经由该开口注入诸如锑或砷的慢扩散N型掺杂剂，以形成N掩埋层128。为了给上面叠加的外延层的后续生长作准备，必须降低N掩埋层128中的表面掺杂剂的浓度。这对于减少外延层生长期间掺杂剂的脱气(outgasing)进入外延反应器(reactor)中是必须的。为了实现这点，N掩埋层128在高温下被长时间驱入(drive in)，例如1100至1250℃下5至20小时。为了稍后处理的目的用于形成N掩埋层128的掺杂剂是慢扩散的掺杂剂，因而在外延之前将它扩散远离硅表面必须采取高温和长时间，由于此事实，这个热工艺的长度和温度是必需的。图5D示出了在P衬底124上生长N外延层132后的结构。如图所示，N掩埋层128已经向上扩散进入N外延层132。如图5E所示，在N外延层132的表面上形成氧化物层134，并且使用光致抗蚀剂掩模层136在氧化物层134中蚀刻出开口。经由氧化物层134中的开口注入诸如硼的P型掺杂剂，以形成P隔离区域136。接着对整个结构进行热处理，这就造成了P隔离区域136向下扩散穿过N外延层132到达P衬底124，同时形成薄氧化物层138。在这个热处理期间N掩埋层128向上及横向扩散。由于N掩埋层128由慢扩散掺杂剂形成，它比P隔离区域136中的硼更慢地扩散，并且因此N掩埋层128保持与P隔离区域136分隔。然而，为了确保这个分隔，N外延层132必须制作得比非上述情况所要求的要厚。图6示出了通过在P隔离区域136的紧下面形成P掩埋层140来减轻这个问题的方式。P掩埋层140在热处理期间向上扩散并在某一时候接近N外延层132的中部与向下扩散的P隔离区域136相遇，从而减小所需热处理的量和N掩埋层128的横向扩散。然而，这种横向扩散确实发生了并且晶片空间因此而仍然浪费。图7A-7F示出了用于形成图6的结构的工艺。图7A示出了在生长外延层之前，N掩埋层128已经被注入并且被热扩散以降低表面掺杂剂浓度之后的结构。在热扩散工艺期间，形成了厚氧化物层146。在使用了高浓度的砷来形成掩埋层的情况下，在NBL上面的氧化物可生长至略厚于在更轻掺杂的P型衬底上方生长的那些部分(称为“浓度促进氧化”的效应)。结果会是尽管具有相同的氧化时间，但氧化物层142具有比氧化物146厚度小的厚度。使用锑作为掺杂剂种类(dopant species)时同样可以出现这种现象，但是效应的程度减轻。光致抗蚀剂层144被沉积在氧化物层142和146之上并被构图以用于硼离子的注入以便形成P掩埋层140。光致抗蚀剂层144中开口的边缘与N掩埋层128的边缘间隔横向距离W5，以确保N掩埋层128和P掩埋层140在后续热处理期间不会汇合(merge)。如图7B所示，经由光致抗蚀剂层144中的开口蚀刻氧化物层142，并且经由该开口注入硼(或者另一P型掺杂剂)以形成P掩埋层140。该结构再次被退火以降低P掩埋层140的表面浓度，形成薄氧化物层148，如图7C所示。接着利用外延沉积在P衬底124之上生长N外延层132，如图7D所示。通常气相外延(VPE)沉积与液相外延相比是优选的，尤其在沉积硅时。但是，VPE要求衬底被加热到高温，通常1200℃以上。在生长N外延层132期间，N掩埋层128和P掩埋层140均垂直及横向扩展，减小了这两个掩埋层之间的间距。如图7E所示，在N外延层132的表面上形成氧化物层15本文档来自技高网...

【技术保护点】
一种半导体结构，包括：半导体衬底；形成于所述衬底之上的第一导电类型的外延层；形成于所述外延层中的槽，所述槽包含电介质材料；与所述槽的侧面邻接的第二导电类型的区域。

【技术特征摘要】
US 2002-8-14 10/218,6781.一种半导体结构，包括半导体衬底；形成于所述衬底之上的第一导电类型的外延层；形成于所述外延层中的槽，所述槽包含电介质材料；与所述槽的侧面邻接的第二导电类型的区域。2.如权利要求1的半导体结构，包括形成于所述外延层中的第二槽，所述第二槽包含电介质材料，所述区域与所述第二槽的侧面邻接。3.如权利要求2的半导体结构，其中所述衬底是所述第二导电类型的，所述结构包括所述第二导电类型的掩埋层，所述掩埋层从所述衬底向上延伸并与所述区域汇合。4.如权利要求3的半导体结构，其中所述掩埋层在所述外延层中的低于每个所述槽底部的水平面的水平面处与所述区域汇合。5.如权利要求3的半导体结构，其中所述掩埋层在所述外延层中的高于所述槽底部的水平面处与所述区域汇合。6.如权利要求2的半导体结构，其中所述衬底是所述第一导电类型，所述结构包括所述第二导电类型的掩埋层，所述掩埋层从所述衬底向上延伸并与所述区域汇合。7.如权利要求6的半导体结构，其中所述掩埋层在所述外延层中的低于每个所述槽底部的水平面的水平面处与所述区域汇合。8.如权利要求7的半导体结构，其中所述掩埋层横向延伸超过所述槽中的一个。9.如权利要求7的半导体结构，其中所述掩埋层横向延伸超过两个所述槽。10.一种半导体结构，包括第一导电类型的半导体衬底；形成于所述衬底之上的第二导电类型的外延层；形成于所述外延层中的槽，所述槽包含电介质材料；所述第一导电类型的掩埋层，所述掩埋层从所述衬底向上延伸至所述槽的底部。11.一种半导体结构，包括半导体衬底；形成于所述衬底之上的第一导电类型的外延层；形成于所述外延层中的第一和第二槽，所述槽的每一个包含电介质材料；具有比所述外延层的掺杂浓度大的掺杂浓度的所述第一导电类型的区域，所述区域位于所述槽之间并与所述槽的每一个的侧面邻接。12.如权利要求11的半导体结构，其中所述区域延伸至所述外延层中的低于每个所述槽底部的水平面的水平面处。13.如权利要求11的半导体结构，其中所述衬底是第二导电类型的。14.如权利要求11的半导体结构，包括在所述外延层和所述衬底之间的界面处的所述第一导电类型的掩埋层。15.如权利要求14的半导体结构，其中所述掩埋层与所述区域汇合。16.如权利要求15的半导体结构，其中所述掩埋层和所述区域之间的汇合线位于所述槽底部的水平面以下的水平面处。17.如权利要求15的半导体结构，其中所述掩埋层和所述区域之间的汇合线位于所述槽底部的水平面以上的水平面处。18.如权利要求15的半导体结构，其中所述掩埋层横向延伸超过所述槽中的一个。19.如权利要求15的半导体结构，其中所述掩埋层和所述区域之间的汇合线位于所述槽底部的水平面以下的水平面处。20.如权利要求15的半导体结构，其中所述掩埋层和所述区域之间的汇合线位于所述槽底部的水平面以上的水平面处。21.如权利要求15的半导体结构，其中所述掩埋层横向延伸超过两个所述槽。22.一种半导体结构，包括第一导电类型的半导体衬底；形成于所述衬底中的第一和第二槽，所述槽包含电介质材料；所述衬底中的第二导电类型的区域，所述区域与所述槽各自的侧面邻接。23.一种半导体结构，包括第一导电类型的半导体衬底；形成于所述衬底中的第一和第二槽，所述槽包含电介质材料；所述衬底中的所述第一导电类型的区域，所述区域的掺杂浓度大于所述衬底的掺杂浓度，所述区域与所述槽各自的侧面邻接。24.一种半导体结构，包括第一导电类型的半导体衬底；形成于所述衬底上的所述第一导电类型的外延层；在所述衬底和所述外延层之间的界面处的第二导电类型的掩埋层；和从所述外延层的表面延伸进入所述掩埋层的槽，所述槽用电介质材料填充。25.如权利要求24的半导体结构，包括从所述外延层的所述表面延伸进入所述掩埋层的第二槽，所述第二槽用电介质材料填充。26.一种半导体结构，包括第一导电类型的半导体衬底；所述衬底中的第二导电类型的掩埋层；和从所述衬底的表面延伸进入所述掩埋层的槽，所述槽用电介质材料填充。27.如权利要求26的半导体结构，包括从所述衬底的所述表面延伸进入所述掩埋层的第二槽，所述第二槽用电介质材料填充。28.一种半导体结构，包括第一导电类型的半导体衬底；形成于所述衬底上的第二导电类型的外延层；在所述衬底和所述外延层之间的界面处的所述第一导电类型的第一掩埋层；在所述界面处的所述第二导电类型的第二掩埋层，所述第一掩埋层向上延伸至所述第二掩埋层之上的水平面；从所述外延层的表面延伸进入所述第一掩埋层但是没有进入所述第二掩埋层的槽，所述槽用电介质材料填充。29.如权利要求28的半导体结构，包括从所述外延层的所述表面延伸进入所述第二掩埋层的第二槽，所述第二槽用电介质材料填充。30.如权利要求28的半导体结构，其中所述第二掩埋层横向延伸超过所述第一掩埋层使得所述第一掩埋层的位于所述第二掩埋层之上的部分与所述衬底电隔离。31.一种双极型晶体管布置，包括第一导电类型的衬底；形成于所述衬底上的第二导电类型的外延层；第一垂直双极型晶体管，包括位于所述衬底和所述外延层之间的界面处的所述第二导电类型的第一掩埋层；在所述界面处的所述第一导电类型的第二掩埋层，所述第二掩埋层向上延伸进入所述外延层中超过所述第一掩埋层，所述第一掩埋层横向延伸超过所述第二掩埋层；从所述外延层的表面向下延伸至所述第一掩埋层的所述第二导电类型的第一下沉区；从所述外延层的所述表面向下延伸至所述第二掩埋层的所述第一导电类型的第一隔离区；和在所述外延层的所述表面处的所述第一导电类型的第一区域，所述第一区域通过所述外延层的第一区与所述第二掩埋层分离；第二垂直双极型晶体管，包括在所述界面处的所述第二导电类型的第三掩埋层；从所述外延层的所述表面向下延伸至所述第三掩埋层的所述第二导电类型的第二下沉区；位于所述外延层的所述表面处的所述第二导电类型的第二区域；和位于所述外延层的所述表面处并与所述第二区域形成结的所述第一导电类型的第三区域，以及第一隔离结构，包括位于所述界面处并位于所述第一和第三掩埋层之间的所述第一导电类型的第四掩埋层；和从所述外延层的所述表面向下延伸至所述第四掩埋层的所述第一导电类型的第二隔离区域；其中所述第一和第二下沉区及所述第一和第二隔离区域的每一个分别至少部分地位于一对槽之间的台地中，所述槽用电介质材料基本上填满。32.如权利要求31的双极...

【专利技术属性】
技术研发人员：理查德K威廉斯，迈克尔E康奈尔，陈伟田，
申请(专利权)人：先进模拟科技公司，
类型：发明
国别省市：US[美国]