一种P型MOSFET的结构及其制作方法技术

本发明专利技术通过下述方法形成了ｐ型ＭＯＳＦＥＴ：用绝缘体覆盖栅并在侧壁之外沉积含锗层，然后通过退火或氧化使锗扩散到硅上绝缘体层或体硅中以形成渐变掩埋硅－锗源－漏和／或扩展（ｇｅＳｉＧｅ－ＳＤＥ）。对于ＳＯＩ器件来说，ｇｅＳｉＧｅ－ＳＤＥ可以达到掩埋绝缘体以使ＳＯＩ器件的沟道中的压力最大化，这对于超薄ＳＯＩ器件来说是有利的。渐变锗分布提供了优化应力以提高器件性能的方法。ｇｅＳｉＧｅ－ＳＤＥ在ＰＭＯＳＦＥＴ的沟道中在水平方向（平行于栅电介质表面）上产生压应力，在垂直方向（垂直于栅电介质表面）上产生张应力，从而形成提高ＰＭＯＳＦＥＴ性能的结构。

【技术实现步骤摘要】

本专利技术一般涉及半导体制作和集成电路制造领域。更特定地，本专利技术涉及具有应变硅以获得高性能的互补金属氧化物半导体(CMOS)场效应晶体管(FET)及其制作方法。
技术介绍
由于通过持续的比例缩放来改善金属氧化物半导体场效应晶体管(MOSFET)的性能已经变得日益困难，提高MOSFET性能而又无需比例缩放的方法变得重要起来。因此，在当代CMOS技术中，对于用于FET沟道的应变材料的使用有着重大的兴趣和工作。在一种方法中，利用硅-锗合金(SiGe)来形成表面沟道应变Si/驰豫SiGe n型MOSFET(NMOSFET或NFET)。在该方法中，在非常薄的外延Si层中引入双轴张应变。张应变减小了电子有效质量，提高了电子迁移率。在p型MOSFET(PMOSFET或PFET)情形中，为了有效提高空穴迁移率，锗(Ge)的浓度必须大于大约30％。这一方法具有下列缺点1)应变硅生长在驰豫SiGe上，因此难以控制器件漏电。2)为了提高性能所要的超过30％锗浓度的要求进一步提高了缺陷密度。3)SiGe中杂质——例如砷和磷——的高扩散性使得难以形成浅p-n结。对于亚微米或深亚微米MOSFET来说，要缩小器件尺寸，就需要浅的结。因此，需要一种制作电路的方法，这样的电路具有应变硅的好处而又没有先有技术的低产率特性。
技术实现思路
本专利技术涉及形成PMOSFET的方法，此PMOSFET在其沟道上具有压应力，从而提高空穴迁移率。本专利技术的一个特征在于通过在硅晶格中将成为源和漏的区域中引入锗而在集成电路的选定区域中引入了压应力。本专利技术的一个特征在于使用具有渐变掺锗源/漏和/或扩展用以产生由SiGe外延层提供的应变的PMOSFET。由于渐变锗分布在SiGe和Si之间不具有明晰的界面(位错产生处)，不容易产生位错。这能够减小位错导致的器件漏电。渐变锗分布还给出了优化应力以提高器件性能的方法。本专利技术的另一特征在于锗在SOI层中的完全或部分穿透以在SOI层中形成SiGe区域。本专利技术的另一特征在于在退火驱动的扩散和/或氧化过程驱动的扩散之间进行选择。附图说明图1示出用本专利技术某一方案形成的结构。SOI PMOSFET结构，其中渐变SiGe源/漏(SD)延伸至掩埋绝缘层。图2示出用本专利技术第二方案形成的结构。SOI PMOSFET结构，其中渐变SiGe SD没有延伸至掩埋绝缘层。图3示出用本专利技术第三方案形成的结构。体PMOSFET结构，具有渐变SiGe SD。图4示出形成图1的结构的最初步骤。图5示出对栅堆叠进行构图。图6示出形成外延掺杂层。图7示出将锗扩散进硅SOI层中之后的结构。图8示出的结构是图7所示结构的一个替代。图9示出图8的步骤之后的步骤。具体实施例方式图1以剖面图示出形成在硅晶片10的某一部分中的简化场效应晶体管100，该晶体管具有掩埋绝缘层20和硅或半导体(或SOI层)器件层30。晶体管的栅110和侧壁105位于限定主体30侧向范围的栅氧化物103之上。源和漏40由SOI层30的在前一步骤中已掺了锗的部分形成。锗向下扩散到绝缘层30并向内扩散到栅之下的沟道的中间。这在SOI层中在水平方向(平行于SOI表面)上引入了压应力，并在器件中心在垂直方向(垂直于SOI表面)上引入了张应力。这些部分完成了场效应晶体管，示例性地，具有形成用于p型场效应晶体管(PMOSFET)的沟道的n型主体。示出PFET作为例子。典型地，在当前的技术中，电路会用到CMOS技术，包括NMOSFET和PMOSFET。示例性地，晶片为市场上可以买到的SIMOX(氧注入隔离)工艺制作的晶片。也可以使用其它制作晶片的方法。回头看图1，在栅两侧的源和漏40具有锗的渐变，在顶部具有最大值，往下到BOX(掩埋氧化物)层20有量级上的减小。这是由锗从上层SiGe或锗向硅SOI层扩散而导致的。也可以进行锗的注入，但是这对于大多数应用来说是不能令人满意的，因为这需要太长的时间来注入所需的剂量。另外，典型剂量的锗注入将会导致重大的难以消除的晶体损伤。利用外延步骤来进行SiGe层的沉积的一个好处在于外延沉积是选择性的，只在裸露的硅上沉积SiGe。这减少了清除的总量，而这样的清除对于在器件上所有地方(例如栅、隔离和SD)沉积SiGe或Ge的情形来说是必要的。扩散工艺可以进行足够长的时间以相当均匀地分布锗浓度，或者可以在时间上进行限制从而从SOI层顶部到底部具有显著的浓度渐变。硅晶格中锗的存在会在图中从左往右延伸的源和漏中产生压应力。这一应力反过来在SOI中在水平方向(平行于SOI表面)上产生压应力以及在器件100的沟道中在垂直方向(垂直于SOI表面)上产生张应力。SOI中水平方向上的压应力和器件沟道中垂直方向上的张应力都会提高空穴迁移率从而提高PMOSFET性能。优选地，锗的浓度从顶部到底部渐变——即，从时间上限制扩散从而锗不会均匀地分布于层30中，尤其是不会蔓延到器件的沟道区域中。浓度在顶部具有最大值并下降到某一杂质深度，这一深度小于SOI层的厚度。这一渐变相对于陡峭的分布来说在晶体结构中产生更少的位错。现在参看图4，示出用于本专利技术实施例的起始材料，其中衬底承载BOX 20，之上是SOI层30。在当代技术中，层30的厚度可以在5-100nm范围内。这么薄的层很难用传统方法来进行工艺，本专利技术的一个有益方面就在于薄SOI层不再是一个问题。对于PMOSFET，通常用硼来对SD区进行掺杂，而用砷来对沟道区进行掺杂。硼在SiGe中扩散得比在Si中慢。砷在Si中扩散得比在SiGe中慢。所得的结构有助于形成PMOSFET的浅SD和扩展p-n结以及陡峭的卤素分布。在图4中，已经在层30的表面上生长了名义厚度0.5-2nm的栅氧化物层103。也可以使用其它栅绝缘层，例如氮化物，氧氮化物或高k材料。在氧化物层30上沉积了多晶硅(poly)栅层110，其上是氮化物硬掩模层107。图5示出沉积、曝光以及固化光刻胶层108，然后刻蚀要用于要形成的FET中的栅堆叠之后的结果。作为示例，使用了反应离子刻蚀(RIE)，因为其方向性。传统的刻蚀材料在需要将各种材料完全刻蚀，停在SOI层30顶表面上时才使用。图6示出形成例如大约10nm厚的氮化物薄等角层，然后刻蚀氮化物水平部分之后的结果。刻蚀氧化物水平部分后剩下在随后的工艺过程中保护栅堆叠侧面并限定栅氧化物103之下的晶体管主体和要遵循的锗扩散之间的位移距离。层117在栅110顶部的部分是层107在腐蚀水平氮化物表面步骤之后剩余的部分。还进行了选择外延生长工艺，在裸露的硅表面上生长外延材料130。外延层130的锗浓度优选地大于大约30％，其厚度正好使足够多的锗可以扩散进SOI层30。例如，外延层130的厚度为大约15-30nm。图7示出在1000C进行退火10分钟的结果，退火形成所需的锗从掺杂层130到SOI层30的扩散，在层30顶部具有最大锗浓度值，在底部下降到一个较低值。将会选择退火的温度和时间以形成所需的锗梯度；在此情形中，一直到层30的底表面都具有显著的锗浓度，形成SD40’。在硅SOI层的晶体结构中加入锗将在图1的源和漏40的材料中引入压应变。压应变反过来会在SOI中水平方向上施加压应力并在器件100的沟道中垂直方向上施加张应力。在技术中众所周知的，工艺中传本文档来自技高网...

【技术保护点】
形成ＰＭＯＳＦＥＴ的方法，包含下列步骤：提供ＳＯＩ晶片，它具有掩埋绝缘层和在所述掩埋绝缘层之上的ＳＯＩ层；在所述ＳＯＩ层之上形成一层栅绝缘体；在所述ＳＯＩ层之上形成晶体管栅，所述栅之下有沟道；在所述栅的第一和 第二侧面形成绝缘体侧壁；在所述ＳＯＩ层上邻近所述绝缘体侧壁处外延形成含有掺杂剂的掺杂层；使所述掺杂剂从所述掺杂层扩散到所述ＳＯＩ层中，从而在所述沟道平行于ＳＯＩ表面的水平方向上产生压应力并在垂直于所述ＳＯＩ表面的垂直方向上产 生张应力；以及完成所述ＰＭＯＳＦＥＴ。

【技术特征摘要】
US 2004-6-29 10/710,2441.形成PMOSFET的方法，包含下列步骤提供SOI晶片，它具有掩埋绝缘层和在所述掩埋绝缘层之上的SOI层；在所述SOI层之上形成一层栅绝缘体；在所述SOI层之上形成晶体管栅，所述栅之下有沟道；在所述栅的第一和第二侧面形成绝缘体侧壁；在所述SOI层上邻近所述绝缘体侧壁处外延形成含有掺杂剂的掺杂层；使所述掺杂剂从所述掺杂层扩散到所述SOI层中，从而在所述沟道平行于SOI表面的水平方向上产生压应力并在垂直于所述SOI表面的垂直方向上产生张应力；以及完成所述PMOSFET。2.根据权利要求1的方法，其中所述扩散步骤通过高温退火来实现。3.根据权利要求1的方法，其中所述扩散步骤持续进行直到所述锗到达所述SOI层的底表面。4.根据权利要求1的方法，其中所述扩散步骤在所述锗到达所述SOI层底表面之前停止。5.根据权利要求1的方法，其中所述掺杂层为SiGe。6.根据权利要求3的方法，其中所述掺杂剂层为具有大于原子数20％的锗浓度的SiGe。7.根据权利要求1的方法，进一步包含在所述掺杂层上生长一层热氧化物，从而使所述掺杂层中的所述掺杂剂扩散到所述SOI层中。8.根据权利要求7的方法，进一步包含在所述扩散所述掺杂剂的步骤之后去除所述热氧化物的步骤。9.根据权利要求7的方法，所述扩散步骤持续进行直到所述锗到达所述SOI层的底表面。10.根据权利要求7的方法，其中所述扩散步骤在所述锗到达所述SOI层底表面之前停止。11.根据权利要求7的方法，其中所述掺杂层为SiGe。12.根据权利要求11的方法，其中所述掺杂层为具有大于原子数20％的锗浓度的SiGe。13.形成PMOSFET的方法，包含下列步骤提供体硅晶片；在所述体硅之上形成一层栅绝缘体；在所述体硅之上形成晶体管栅，所述栅之下有沟道；在所述栅的第一和第二侧面形成绝缘体...

【专利技术属性】
技术研发人员：朱慧珑，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]