相变存储单元阵列写电流的对称位线补偿方法技术

本发明专利技术属大规模数字集成电路技术领域，具体为一种利用对称位线补偿相变存储单元阵列写电流不均匀性的方法。该方法利用一根与原位线相同的连接线，按比例模拟位线的电阻分布，进而对称地补偿原位线分布电阻引起的电压降，以提高写电流的均匀性，同时用分段对称位线补偿方法进一步提高写电流的均匀性，并通过存储单元阵列中相邻列的驱动位线和补偿位线共享以减少存储单元阵列面积。本发明专利技术方法没有增加外围电路的规模和复杂性，但获得了远优于位线电流调整方法的补偿效果。

【技术实现步骤摘要】

本专利技术属于大规模数字集成电路
，具体涉及一种利用对称位线补偿相变存储单元阵列写电流不均匀性的方法。
技术介绍
闪存技术(FLASH)是目前不挥发存储器市场中的主流产品，但是FLASH结构中的浮栅由于存储电荷的需要无法随着特征尺寸的变小而一直减薄，因此遭遇发展瓶颈。而相变存储器作为一种新兴的不挥发存储技术，在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面都具有极大的优越性，成为未来不挥发存储技术市场主流产品最有力的竞争者。[1]目前应用最广泛的是Ge，Sb，Te的合金(以下简称GST)，在电等形式的能量作用下，该材料可在多晶和非晶两相间发生可逆转变，相应地，电阻在低阻和高阻间发生可逆变化，从而用于信息1或0的存储。典型相变材料的I-V特性曲线如图1所示，当处于多晶态时，其I-V曲线基本符合欧姆特性，随着外加偏压的增加，流经GST的电流逐渐增大，当电流达到图中所标识的Reset位置时，局部熔融的GST在淬冷过程中来不及规律性地成键，材料便进入非晶态，电阻增大导致电流迅速减小，对于非晶态，令电流增大至图中的set位置，GST可成键进入稳定的多晶态，对应于低阻态。相变材料的多晶与非晶两种稳定的组态构成了存储器完成数据记忆的基础。目前应用最广泛的相变存储单元当属1T1R的串联结构，图2为其示意图。MOS管2作为选通管，源、漏中一端接地，另一端与作为存储介质的相变材料1相连，而相变材料1的另一端则与位线相连。由于相变材料在多晶态与非晶态分别有低阻与高阻两种对外表象，因而这一单一存储单元可以用来存储“0”或“1”即一位二进制数据。下面详细说明该1T1R存储单元的工作原理。从位线向GST单元注入不同的写电流来实现材料在高或低阻值之间的转换。当选通MOS管被选中，由位线向GST单元注入一个高而短的脉冲电流后，材料进入非晶态(高阻态)，对应的逻辑值为“0”；若位线向GST单元注入一个低而长的脉冲电流，则材料进入多晶态(低阻态)，对应的逻辑值为“1”。上述两种写脉冲的形状如图3所示。读操作则是在读取GST单元所存储的数据时，在位线上加一个不至于使材料发生相变的较小的读电压，通过测取电流的大小判别当前的记忆状态。相变存储器写操作的特殊性在于相变材料从高阻态转为低阻态时所需的set电流既有上限，又有下限，从而构成了一个set窗口。如图4所示，与set电流相对应的两个电压分别为set电压的上、下限Vset_min与Vset_max，其中Vset_min为GST材料开始发生相转变的阈值电压Vth，而Vset_max为GST材料开始局部发生熔化的reset电压。由于GST组分控制和生产工艺引入的不确定性，在一个大规模的存储阵列中，GST存储单元的set窗口往往是不一样的。图5给出了Samsung64M相变存储单元阵列中大量GST存储单元set窗口的统计分布，这个统计结果提供了设计存储单元阵列时不得不考虑的一些参数set窗口的平均值为1.55V，标准差σ为380mV距平均值3σ的最小set窗口为390mV，这意味着有0.13％的单元可能无法成功完成相转变。[2]除此之外，在一个大规模存储单元阵列中，过长的位线会引入更严重的问题，图6示例了一个长位线或非阵列结构，写驱动源位于位线的最底部。由于位线本身的电阻效应，写驱动电平在流经位线到达较远的存储单元时会产生一个电压降。如果在写驱动电流的设计上满足了最近单元的set窗口，那么最远的单元有可能无法完成相转变；反过来，如果满足了最远单元的set窗口，那么最近的单元有可能就进入了reset电流区域，从而引起逻辑错误。为了解决set电流分布不均匀的问题，Samsung提出了一种单元电流调整(Cell CurrentRegulation，CCR)方法，如图7所示，其主体思想是将一条位线上的单元按离写驱动源的距离划分为几个不同的分组，对离写驱动源较远的存储单元提供较大的写驱动电压，对离写驱动源较近的存储单元提供较小的写驱动电压，使不同区域的存储单元尽可能获得比较均匀的set电流，减轻位线分布电阻效应的影响。但是这一方法要求外围电路产生多个不同的写驱动电平，同时向写驱动电路提供必要的位线地址进行信号选择，大大增加了外围电路的规模与复杂度。在当今的相变存储器研究领域，外围电路规模过大已经成为存储芯片面积据高不下的最主要原因之一，Samsung的单元电流调整方法进一步加重了外围电路面积负担，提高了可靠性，牺牲了生产成本，无法从根本上改善相变存储器的整体水准。关于这一问题，目前还没有其它更有效的解决方法出现。
技术实现思路
本专利技术的目的在于提出一种利用对称位线补偿相变存储单元阵列写电流不均匀性的方法，该方法丝毫没有增加外围电路的规模与复杂性，而是通过对存储单元阵列组态的微小调整，对位线分布电阻进行补偿，最终获得远优于位线电流调整(CCR)方法的补偿效果，使得不同位置的存储单元，其写电流均匀性大大提高。本专利技术提出的相变存储单元阵列读写电流的对称位线补偿(Symmetric Bit lineCompensation，SBC)方法，是利用一根与原位线相同的连接线，对称的补偿在原位线上由于不同的存储单元离写驱动源距离不同引起的电阻差异，从而使写电流值的相对变化减小，达到提高可靠性的目的。在这种方法下，对于任何一个存储单元，编写电流除均流过单元内的一个相变电阻和一个MOS选通管外，将流过相同长度的位线。因此，对于任何一个存储单元，位线上电压降的影响趋向相同，由此使得不同位置上的单元，其位置对编写电流的影响大大减弱，不同的位线电压降影响存储电路可靠性的问题将大大缓解。该问题之所以仍然不能完全消除，是因为各单元内的MOS选通管此时具有不同的衬底偏置效应，因而在相同的栅电压下具有不同的导通电阻。对于位线过长，即存储阵列规模过大的情况，衬底偏置的影响较为突出。为此，本专利技术进一步提出一种分段对称位线补偿方法(Divided Symmetric Bit line Compensation，DSBC)。对于位线较长以致其分布电阻阻值超过晶态下相变电阻阻值的情况，进一步将存储单元开关选通器件何信息存储器件位置互换，以补偿单调变化的衬底偏置效应。例如将单元内的MOS选通管与相变电阻的位置互换。这样，虽然经历位置互换的MOS管的衬底偏置效应增加了，但每条位线所连接的单元内，各个MOS选通管的衬底偏置效应的相对差别却大大减小了。最终使得不同单元在更显著的衬底偏置效应下具有更加趋向一致的电流。因而，电路工作的可靠性又一次得到了提升。以上方法改变了存储单元的结构和相关的布线情况每个单元增加了1个位线接触点。这将导致单元面积的增大，对提高存储密度十分不利。为此，本专利技术在SBC和DSBC的基础上，结合前两者的结构，进一步提出共享位线的方法，使得原先每个单元所需的2个位线接触点均可以与邻近单元共用，即将存储单元阵列中相邻的驱动位线何补偿位线共享，每个存储单元平均只占用一个金属接触孔面积。这样，平均每个单元所需的位线接触点仅为1个(与传统的1T1R方法相同)，在尽可能消除位线电压降以保证可靠性的同时，较高的存储密度得到了保证。我们称此改进的共享位线方法为共享位线形式的对称位线补偿(SSBC)方法。对于根据上述共享位本文档来自技高网...

【技术保护点】
一种相变存储单元阵列写电流的对称位线补偿方法，其特征在于利用一根与原位线相同的连接线，模拟原位线的分布电阻，进而对称地补偿原位线分布电阻引起的电压降，以提高写电流的均匀性。

【技术特征摘要】
1.一种相变存储单元阵列写电流的对称位线补偿方法，其特征在于利用一根与原位线相同的连接线，模拟原位线的分布电阻，进而对称地补偿原位线分布电阻引起的电压降，以提高写电流的均匀性。2.根据权利要求1所述的对称位线补偿方法，其特征在于进一步将存储单元开关选通器件和信息存储器件位置的互换补偿单调变化的衬底偏置效应，以进一步提高写电流的均匀性。3.根据权...

【专利技术属性】
技术研发人员：林殷茵，洪洋，刘欣，丁益青，汤庭鳌，陈邦明，
申请(专利权)人：复旦大学，硅存储技术公司，
类型：发明
国别省市：31[]