【技术实现步骤摘要】
本专利技术涉及用于模拟或数字应用中的高性能金属氧化物半导体场效应晶体管(MOSFET)，具体涉及其中存在用于调整沟道迁移率的局部机械栅极应力的MOSFET。本专利技术也涉及产生用于MOSFET沟道迁移率调整的局部机械栅极应力的方法。
技术介绍
在场效应晶体管(FET)的工作特性中，已经证明了通过应变提高晶体管特性，即，载流子迁移率。对于互补金属氧化物半导体(CMOS)器件，通过提高的载流子迁移率来提高器件特性对于超高速器件的制造具有巨大的潜力。弛豫SiGe衬底上的应变硅是可以产生这种提高的一种系统，例如，参考D.K.Nayak等人的，“High Mobility p-ChannelMetal-Oxide-Semiconductor Field-Effect-Transistor on Strained Si，”Appl.Phys.Lett.，62(22)，p.2853-2855(1993)。关于通过应变产生提高了载流子迁移率的MOSFET的试验研究集中在弛豫SiGe衬底上生长的应变Si上。使用Si/SiGe系统制造的MOSFET显示出如下缺点(1)在应变Si区...
【技术保护点】
一种半导体结构，包括：半导体衬底表面上的至少一个ＮＦＥＴ和至少一个ＰＦＥＴ，其中所述至少一个ＮＦＥＴ具有包括栅极介质、第一栅极电极层、阻挡层和压缩金属的栅极叠层结构，而所述至少一个ＰＦＥＴ具有包括栅极介质、第一栅极电极层、阻挡层和拉伸金属或硅化物的栅极叠层结构。
【技术特征摘要】
US 2004-12-15 10/905,1011.一种半导体结构，包括半导体衬底表面上的至少一个NFET和至少一个PFET，其中所述至少一个NFET具有包括栅极介质、第一栅极电极层、阻挡层和压缩金属的栅极叠层结构，而所述至少一个PFET具有包括栅极介质、第一栅极电极层、阻挡层和拉伸金属或硅化物的栅极叠层结构。2.根据权利要求1的半导体结构，其中所述半导体衬底包括Si、Ge、SiGe、SiC、SiGeC、Ga、GaAs、InAs、InP、Si/SiGe、绝缘体上硅(SOI)或绝缘体上硅锗。3.根据权利要求1的半导体结构，其中沟槽隔离区将所述至少一个NFET与所述至少一个PFET分开，所述沟槽隔离区位于所述半导体衬底中。4.根据权利要求1的半导体结构，其中所述栅极介质包括氧化物、氮化物、氧氮化物、硅酸盐或其组合与多层。5.根据权利要求1的半导体结构，其中所述第一栅极电极层包括多晶硅、导电金属、包含至少一种导电金属的合金、导电硅化物、导电氮化物、多晶SiGe或其组合与多层。6.根据权利要求1的半导体结构，其中用第一导电类型的杂质掺杂所述第一栅极电极层的一部分，而用第二导电类型的杂质掺杂所述第一栅极导体层的另一部分，其中所述第一导电类型的杂质与所述第二导电类型的杂质不同。7.根据权利要求1的半导体结构，其中所述阻挡层包括WN、TaN、TiN或TaSiN中的一种。8.根据权利要求1的半导体结构，其中所述含Si的第二栅极电极层包括多晶硅或多晶SiGe中的一种。9.根据权利要求1的半导体结构，其中所述拉伸金属包括W、Ta、Mo、Nb、V、Pt、Ru、Re或Rh中的一种。10.根据权利要求1的半导体结构，其中所述硅化物为包括Ti、Ta、W、Co、Ni、Pt或Pd或其合金中的一种的金属硅化物。11.根据权利要求1的半导体结构，还包括具有至少延伸到位于所述半导体衬底中的硅化的源极/漏极区的导电填充过孔的介质膜。12.一种形成具有局部机械栅极应力的半导体结构的方法，包括以下步骤提供具有位于半导体衬底表面上的栅极介质、第一栅极电极层、阻挡层、含Si的第二栅极电极层和硬掩模的半导体结构，所述半导体衬底包含沟槽隔离区；构图所述层，以提供用于NFET的至少一个构图的栅极叠层和用于PFET的至少一个构图的栅极叠层，所述NFET和PFET通过所述沟槽隔离区分开；在每个所述构图的栅极叠层的侧壁上形成至少一个隔离层，并在邻近每个所述构图的栅极叠层的所述半导体衬底中形成硅化的源极/漏极区；形成平面化的介质膜，所述膜暴露每个所述构图的栅极叠层的上表面；在用于所述PFET的所述至少一个构图的栅极叠层中选择性地形成硅化物或拉伸金属；以及在用于所述NFET的所述至少一个构图的栅极叠层中选择性地形成压缩金属。13.根据权利要求12的方法，还包括将第一导电类型的杂质...
【专利技术属性】
技术研发人员：C小卡布拉尔，朱慧珑，BB多里斯，TS卡纳尔斯基，刘小虎，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。