高频低功耗功率结型场效应晶体管制造技术

一种高频低功耗功率结型场效应晶体管，是由沟道区、源区、漏区、栅区和源电极、栅电极、漏电极组成，特征在于，在各个栅电极下面的半导体中隐埋有相互有一定间距的局域绝缘区，绝缘区的绝缘材料可以是氧化硅，氮化硅或其他绝缘材料。本发明专利技术的结型场效应晶体管，可以是沟槽栅型的或平面栅型的，可以是常开型的或常闭型的。由于局域绝缘区改变了电场分布，特别是局域绝缘区与栅区部分重叠切除了一部分栅沟间ＰＮ结的面积，因而减小了栅沟ＰＮ结电容，减小了开关损耗。可以比沟槽栅ＭＯＳＦＥＴ和无隐埋局域绝缘区的沟槽栅ＪＦＥＴ具有更低的高频功率损耗，更适合于需要高频低功耗的应用领域。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件，更具体说是涉及一种功率结型场效应晶体管(JFET)。
技术介绍
功率晶体管在电力电子技术中一般是以开关模式工作的，例如开关电源中。对功率晶体管性能的主要要求是高频功率损耗小。这需要通态功耗Pon小和开关功耗Psw小。前者要求通态压降Ron小；后者要求开关电荷小，即在开、关两状态间变化时需要充放电电荷Qg小。上世纪八十年代前使用的是功率双极晶体管和晶闸管，它们的Ron很小，但Qg很大。而Psw是正比于工作频率的，Qg过大使这些器件的工作频率限于几千赫以内。八十年代以后电力电子技术使用的工作频率迅速提高。适应这种需要出现了功率金属-氧化物-场效应晶体管(功率MOSFET)，适合于低压中小功率；在大功率领域出现了绝缘栅双极晶体管(IGBT)。功率MOSFET在工作时没有少数载流子的存储与抽取，所以它的特点正好与双极器件相反，Psw很小而Ron很大。为了减小它的Ron，对它的结构进行了不断的改进，经历了垂直双扩散功率MOSFET(VDMOSFET)、V型槽功率MOSFET、U型槽功率MOSFET，到最新的垂直沟槽的沟槽栅功率MOSFET(TrenchMOSFET)。然而，随着沟槽的精细与密度增加，栅电容增大，Qg增加开始显现出了对工作频率的限制。到目前，TrenchMOSFET已经没有多少挖掘潜力的余地。而紧凑型设备的发展(如笔记本电脑)要求功率管进一步降低功耗的要求还在有增无已。为此，器件研发者又重新审视将上世纪七十年代的沟槽栅结型场效应晶体管(TrenchJFET)用于此用途。这种器件又称为沟槽栅静电感应晶体管(SIT)或沟槽栅双极模式静电感应晶体管(BSIT)(U.S.Patent，4070690)。常闭型的沟槽栅JFET在工作时有电导调制在起作用使Ron不大，尽管有电导调制对其开关损耗有不利影响，但是开、关状态间变化时漏栅之间的电压变化小于MOSFET，针对低压低功耗优化的TrenchJFET的高频功耗略小于TrenchMOSFET。尽管有这些新技术的使用，但是仍然不能很好满足紧凑型设备发展的要求。
技术实现思路
本专利技术是针对现有TrenchJFET的Qg还不够小这个弱点进行结构改进，可以得到比现有低压功率半导体器件更低的高频功率损耗。本专利技术是一种高频低功耗功率结型场效应晶体管，由沟道区、源区、漏区、栅区和源电极、栅电极、漏电极组成，源区和漏区分别位于硅片的第1表面和第2表面，沟道区位于源区和漏区之间，沟道区为具有第一种导电型号的半导体，电阻率和垂直于表面方向的厚度由所需的漏源间击穿电压决定，电阻率可以是均匀的或不均匀的；源区和漏区也是具有第一种导电型号的半导体，具有远高于沟道区的掺杂浓度以减小串联电阻和接触电阻；源区被从第1表面凹下的一定深度的沟槽所包围，沟槽深度可以为0或不为0，沟槽深度为0时被称作表面栅结型场效应晶体管或表面栅静电感应晶体管，沟槽深度不为0时被称作沟槽栅结型场效应晶体管或沟槽栅静电感应晶体管，；栅区为位于沟槽底部周围半导体中的、具有第二种导电型号的半导体，相邻栅区之间在平行于半导体片表面的方向上的间距根据需要可大可小，间距大时形成常开型JFET，间距小时形成常闭型JFET；栅区与沟道区相接处形成PN结；源电极、栅电极和漏电极分别位于相应各区的表面上；沟槽中栅电极之上充填绝缘介质，一般为二氧化硅；源电极金属在越过沟槽中充填的绝缘介质表面时是连续不断开的，其特征在于，在各个栅电极下面的半导体中隐埋有局域绝缘区。所述的在各个栅电极下面的半导体中隐埋的局域绝缘区相互间有一定距离，相邻的局域绝缘区在平行于半导体片表面的方向上的距离为0.3至10微米，例如可以为0.3，0.4，1，5，10微米；局域绝缘区在垂直于半导体片表面的方向上的厚度为0.2至3微米，例如可以为0.2，0.4，1，3，微米；局域绝缘区在平行于半导体片表面的方向上的宽度为0.5至10微米，例如0.5，0.8，1，3，10微米；局域绝缘区离开栅电极的距离为0至3微米，例如可以为0，0.05，0.1，0.2，0.5，1，3微米；构成局域绝缘区的材料是氧化硅，或者氮化硅，或者氮氧化硅，或者氮化硅层与氧化硅层的复合. 本专利技术的功率结型场效应晶体管的栅电极下面隐埋了局域绝缘区替代了相应位置的半导体，由于电场分布的改变减小了栅沟之间PN结的势垒电容.尤其是局域绝缘区离开栅电极的距离小于PN结的深度时，绝缘区切断了PN结，显著减小了PN结面积，也使PN结电容显著减小.因此本专利技术的功率场效应晶体管具有较小的Qg和较低的高频功率损耗Psw. 附图说明图1本专利技术的有隐埋局域绝缘区的结型场效应晶体管示意图(A)沟槽栅型(沟槽深度不为0) (B)表面栅型(沟槽深度为0)1-沟道区2-源区3-漏区4-沟槽，槽内填充绝缘物质5-栅区6-源电极7-漏电极8-栅电极9-局域绝缘区10-硅片第一表面11-硅片第二表面图2本专利技术实施例的有隐埋局域绝缘区的沟槽栅N沟道常闭型硅结型场效应晶体管示意图1.1-沟道区1.2-源区1.3-漏区1.4-沟槽，槽内填充氧化硅1.5-栅区1.6-源电极1.7-漏电极1.8-栅电极1.9-绝缘材料是氧化硅的局域绝缘区 a-相邻P型栅区在平行于半导体片表面方向上的距离b-源区在平行于表面方向上的宽度c-包围源区的沟槽的宽度d-局域绝缘区的宽度e-局域绝缘区的厚度f-局域绝缘区离开栅电极的距离g-沟道区的厚度h-包围源区的沟槽的深度i-相邻局域绝缘区之间的距离图3本专利技术实施例的有隐埋局域绝缘区的沟槽栅N沟道常开型硅结型场效应晶体管示意图2.1-沟道区2.2-源区2.3-漏区2.4-沟槽，槽内填充氧化硅2.5-栅区2.6-源电极2.7-漏电极2.8-栅电极2.9-绝缘材料是氧化硅的局域绝缘区U-源区在平行于表面方向上的宽度V-相邻P型栅区在平行于表面方向上的距离W-包围源区的沟槽的宽度 X-局域绝缘区的厚度Y-局域绝缘区的宽度Z-局域绝缘区距硅片表面的距离K-沟道区的厚度H-源区厚度I-相邻局域绝缘区之间的间距图4本专利技术实施例的有隐埋局域绝缘区的表面栅N沟道常开型硅结型场效应晶体管示意图3.1-沟道区3.2-源区3.3-漏区3.4-栅区3.5-源电极3.6-漏电极3.7-栅电极3.8-绝缘材料是氧化硅层与氮化硅层复合的局域绝缘区3.9-局域绝缘区中的氧化硅层3.10-局域绝缘区中的氮化硅层L-平行于表面方向上局域绝缘区的宽度M-相邻局域绝缘区之间的间距N-垂直于表面方向上局域绝缘区的厚度Q-相邻栅区之间的间距R-沟道区的厚度 S-局域绝缘区与栅电极之间的间距具体实施例方式实施例1本专利技术的实施例1是一种有隐埋局域氧化硅区的常闭型沟槽栅N沟道硅结型场效应晶体管，附图2所示的是其剖面一部分，沟道区1.1是N型硅，掺杂浓度5×1015cm-3；源区1.2是重掺杂N型硅，厚度0.2微米，掺杂浓度高于1×1019cm-3，重掺杂的目的是减小源区串联电阻和电极接触电阻，源区与沟道区相加的总厚度g为3微米；源区的平面图形为长条型；在源区的周围有沟槽1.4包围，沟槽深度h为0.5微米，沟槽宽度c为0.6微米，沟槽间距b为为0.5微米；栅区1.5为位于沟糟底部周围的半导体硅中的P型区，栅区1.5与沟道区本文档来自技高网...

【技术保护点】
一种高频低功耗功率结型场效应晶体管，由沟道区、源区、漏区、栅区和源电极、栅电极、漏电极组成，源区和漏区分别位于硅片的第１表面和第２表面，沟道区位于源区和漏区之间，源区被从第１表面凹下的一定深度的沟槽所包围，沟道区及具有高于沟道区掺杂浓度的源区和漏区为具有第一种导电型号的半导体；栅区为位于沟槽底部周围半导体中的、具有第二种导电型号的半导体；栅区与沟道区相接处形成ＰＮ结；源电极、栅电极和漏电极分别位于相应各区的表面上，其特征在于，在各个栅电极下面的半导体中隐埋有局域绝缘区。

【技术特征摘要】
1.一种高频低功耗功率结型场效应晶体管，由沟道区、源区、漏区、栅区和源电极、栅电极、漏电极组成，源区和漏区分别位于硅片的第1表面和第2表面，沟道区位于源区和漏区之间，源区被从第1表面凹下的一定深度的沟槽所包围，沟道区及具有高于沟道区掺杂浓度的源区和漏区为具有第一种导电型号的半导体；栅区为位于沟槽底部周围半导体中的、具有第二种导电型号的半导体；栅区与沟道区相接处形成PN结；源电极、栅电极和漏电极分别位于相应各区的表面上，其特征在于，在各个栅电极下面的半导体中隐埋有局域绝缘区。2.根据权利要求1...

【专利技术属性】
技术研发人员：亢宝位，吴郁，田波，单建安，
申请(专利权)人：北京工业大学，
类型：发明
国别省市：11[中国|北京]