半导体衬底的形成方法、半导体衬底以及集成电路技术

本发明专利技术提供了一种形成半导体衬底的方法，包括以下步骤：提供初始结构，具有包括第一取向材料的第一器件区域和包括第二取向材料的第二器件区域；在第一取向材料顶部形成第一浓度的晶格调整材料；在第二取向材料顶部形成第二浓度的晶格调整材料；混合第一浓度的晶格调整材料与第一取向材料以形成第一晶格尺寸表面，并混合第二浓度的晶格调整材料与第二取向材料以形成第二晶格尺寸表面；以及在第一晶格尺寸表面顶部形成第一应变半导体层，并在第二晶格尺寸表面顶部形成第二应变半导体层。

【技术实现步骤摘要】

本专利技术涉及具有增强的电子和空穴迁移率的半导体材料，并且更具体地说，涉及包括具有增强的电子和空穴迁移率的含硅(Si)层的半导体材料。本专利技术还提供形成这种半导体材料的方法。
技术介绍
三十多年以来，硅金属氧化物半导体场效应晶体管(MOSFET)的持续小型化促进了全球的半导体工业。十年来，在持续尺寸缩小上宣布了各种令人振奋的消息，但是不管有多少挑战，创新的历史验证了Moore’s定律。然而，现在不断的信号表明金属氧化物半导体场效应晶体管已经开始接近它们的常规尺寸缩小极限。对持续CMOS尺寸缩小的短期和长期挑战的简明总结可以在2002Update of the International Technology Roadmapfor Semiconductors(ITRS)的“重大挑战”部分中找到。对器件、材料、电路和系统的很全面的回顾可以在专为半导体技术的极限的特刊Proc.IEEE，Vol.89，No.3，March 2001中找到。因为通过持续尺寸缩小提高MOSFET并因而互补金属氧化物半导体(CMOS)的性能变得日益困难，所以提高性能而不进行尺寸缩小的方法变得有必要。用于做此事的一种途径是增加载流子(电子和/或空穴)迁移率。这可以通过以下任一途径做到(1)在Si晶格中引入合适的应变；(2)通过在取向不同于常规<100>Si的方向的Si表面上形成MOSFET；或者(3)(1)与(2)的结合。对于途径(1)，应力或应变的施加改变了含-Si层的晶格尺寸。通过改变晶格尺寸，也改变了材料的能带间隙。所述改变在本征半导体中很轻微，导致电阻改变很小，但是当半导体材料被掺杂例如n-型，并部分电离时，能带很小的改变可以引起杂质能级和能带边缘之间的能量差的大的百分比改变。因而，材料的电阻随应力的变化很大。提供半导体衬底的基于应变的改进的现有尝试利用了蚀刻停止衬里或镶嵌SiGe结构。对于基于应变的器件的改善，n-型沟道场效应晶体管(nFET)需要沟道上的张力，然而对于基于应变的器件的改善，p-型沟道场效应晶体管(pFET)需要沟道上的压力。对于途径(2)，众所周知，电子在(100)Si表面取向上具有高迁移率，而空穴在(110)表面取向上具有高迁移率。即，在(100)Si上的空穴迁移率的值比在此结晶取向上对应的电子迁移率的值低约2x-4x。为补偿此差异，pFET典型地设计成具有较大的宽度，以平衡上拉电流和nFET的下拉电流，从而获得均匀的电流切换。不希望NFET具有较大宽度，因为会占用大量芯片面积。另一方面，在Si的(110)晶面上的空穴迁移率比在Si的(100)晶面上的高约2x；从而，在具有(110)晶面的表面上形成的pFET比在具有(100)晶面的表面上形成的pFET表现出显著更高的驱动电流。不幸的是，在Si的(110)晶面上的电子迁移率比在Si的(100)晶面上的显著降低。人们对具有多个结晶取向的应变衬底与绝缘体上硅(SOI)技术的集成很有兴趣。SOI衬底减小了集成电路中的寄生电容，减小了单独的电路负荷并减少了锁存的发生率，从而提高了电路和芯片的性能。考虑到上述技术情形，具有对具有多个结晶取向和不同应力水平的绝缘体上应变Si/SiGe衬底的持续需求。
技术实现思路
本专利技术的一个目的是提供多结晶取向应变绝缘体上Si/SiGe(SGOI)衬底。本专利技术的另一个目的是提供集成在(100)晶面上的应变硅nFET和在(110)晶面上的应变硅pFET的SGOI衬底。在本专利技术中的这些和其它目的以及优势通过利用提供多结晶取向应变SGOI衬底的方法获得，该方法包括接合，掩蔽，蚀刻以及外延再生长工艺步骤。具体，本专利技术的方法包括以下步骤提供初始结构，具有位于绝缘材料上并被绝缘材料分离的第一器件区域和第二器件区域，所述第一器件区域包括第一取向材料，所述第二器件区域包括在第二取向材料顶部的绝缘层，其中所述第一取向材料和所述第二取向材料具有不同的结晶取向；在所述第一取向材料顶部形成第一浓度的晶格调整材料；在所述第一浓度的晶格调整材料顶部形成保护层；除去在所述第二取向材料顶部的所述绝缘层；在所述第二取向材料顶部形成所述第二浓度的晶格调整材料；从所述第一浓度的晶格调整材料除去所述保护层；混合所述第一浓度的晶格调整材料与所述第一取向材料以形成第一晶格尺寸表面，并混合所述第二浓度的晶格调整材料与所述第二取向材料以形成第二晶格尺寸表面；以及在所述第一晶格尺寸表面顶部形成第一应变半导体层，并且在所述第二晶格尺寸表面顶部形成第二应变半导体层，所述第一应变半导体层具有与所述第二半导体层相同或不同的内部应力，所述第二应变半导体层具有与所述第一半导体层不同的结晶取向。根据本专利技术，晶格调整材料可以包括SiGe。增加在晶格调整材料中的Ge浓度，增加了在随后形成的第一应变半导体层和第二应变半导体层中产生的应变。存在于第一器件区域和第二器件区域顶部的晶格调整材料中的Ge浓度可以使用沉积，光刻和蚀刻控制。在第一器件区域中的第一取向材料顶部外延生长第一浓度的晶格调整材料。外延生长要求晶体含硅表面；因此，第一浓度的晶格调整材料不在第二器件区域中的绝缘层顶部生长。随后，在至少第一器件区域和第二器件区域顶部覆盖沉积保护层。随后，在位于第一器件区域中的第一浓度的晶格调整材料上的部分保护衬里的顶部形成保护掩膜。随后，从第二器件区域除去保护层和绝缘层以暴露第二取向材料。一旦暴露第二取向材料，便在第二器件区域中的第二取向材料的顶部外延生长第二浓度的晶格调整材料，而保护层的剩余部分确保外延生长不会在第一器件区域中发生。其后，除去保护层的剩余部分。在下一工艺步骤中，在氧化环境中热处理该结构，引起晶格调整材料和下面的第一取向材料以及第二取向材料之间的混合，以产生覆盖有氧化层的第一晶格尺寸表面和第二晶格尺寸表面。在除去氧化层之后，在第一晶格尺寸表面顶部形成第一应变半导体层并在第二取向材料顶部形成第二应变半导体材料。可以独立地选择在第一和第二应变半导体层中的Ge浓度和结晶取向以为pFET或nFET器件提供优化的器件区域。在本专利技术的另一个实施例中，提供了一种用于产生多个取向应变绝缘体上Si/SiGe(SGOI)衬底的方法，其中在该方法中利用的初始结构不包括如上公开的在第二器件区域中的第二取向材料顶部的绝缘层。概括地说，该专利技术方法包括以下步骤提供初始结构，具有位于绝缘材料上并被绝缘材料分离的第一器件区域和第二器件区域，所述第一器件区域包括第一取向材料，所述第二器件区域包括第二取向材料，其中所述第一取向材料和所述第二取向材料具有不同的结晶取向；在所述第二取向材料顶部形成保护层；在所述第一取向材料顶部形成第一浓度的晶格调整材料；除去所述保护层以暴露所述第二取向材料；在所述第一浓度的晶格调整材料顶部形成保护衬里；在所述第二取向材料顶部形成所述第二浓度的晶格调整材料；混合所述第一浓度的晶格调整材料与所述第一取向材料以形成第一晶格尺寸表面，并混合所述第二浓度的晶格调整材料与所述第二取向材料以形成第二晶格尺寸表面；以及在所述第一晶格尺寸表面顶部形成第一应变半导体层，并在所述第二晶格尺寸表面顶部形成第二应变半导体层，所述第一应变半导体层具有与所述第二半导体层相同或不同的内部应力，所本文档来自技高网...

【技术保护点】
一种形成半导体衬底的方法，包括以下步骤：提供初始结构，具有位于绝缘材料上并被绝缘材料分离的第一器件区域和第二器件区域，所述第一器件区域包括第一取向材料，所述第二器件区域包括在第二取向材料顶部的绝缘层；其中所述第一取向材料和所述第二取 向材料具有不同的结晶取向；在所述第一取向材料顶部形成第一浓度的晶格调整材料；除去所述绝缘层；　在所述第二取向材料顶部形成第二浓度的晶格调整材料；混合所述第一浓度的晶格调整材料与所述第一取向材料以形成第一晶格尺 寸表面，以及混合所述第二浓度的晶格调整材料与所述第二取向材料以形成第二晶格尺寸表面；以及在所述第一晶格尺寸表面顶部形成第一应变半导体层，并在所述第二晶格尺寸表面顶部形成第二应变半导体层，其中所述第一应变半导体层和所述第二应变半导体层 具有所述不同的结晶取向。

【技术特征摘要】
US 2005-1-28 10/905,9781.一种形成半导体衬底的方法，包括以下步骤提供初始结构，具有位于绝缘材料上并被绝缘材料分离的第一器件区域和第二器件区域，所述第一器件区域包括第一取向材料，所述第二器件区域包括在第二取向材料顶部的绝缘层；其中所述第一取向材料和所述第二取向材料具有不同的结晶取向；在所述第一取向材料顶部形成第一浓度的晶格调整材料；除去所述绝缘层；在所述第二取向材料顶部形成第二浓度的晶格调整材料；混合所述第一浓度的晶格调整材料与所述第一取向材料以形成第一晶格尺寸表面，以及混合所述第二浓度的晶格调整材料与所述第二取向材料以形成第二晶格尺寸表面；以及在所述第一晶格尺寸表面顶部形成第一应变半导体层，并在所述第二晶格尺寸表面顶部形成第二应变半导体层，其中所述第一应变半导体层和所述第二应变半导体层具有所述不同的结晶取向。2.根据权利要求1的方法，其中所述第一应变半导体层具有(110)结晶取向，并且所述第二应变半导体层具有(100)结晶取向。3.根据权利要求2的方法，其中所述第一浓度的晶格调整材料包括Ge浓度的原子数％从约0％到约100％的SiGe，并且所述第二浓度的晶格调整材料包括Ge浓度的原子数％从约0％到约100％的SiGe。4.根据权利要求3的方法，其中所述第一浓度的晶格调整材料不同于所述第二浓度的晶格调整材料，并且所述第一应变半导体层具有与所述第二应变半导体层不同的内部应力。5.根据权利要求3的方法，其中所述第一浓度的晶格调整材料与所述第二浓度的晶格调整材料相同，并且所述第一应变半导体层具有与所述第二应变半导体层相同的内部应力。6.根据权利要求1的方法，其中提供所述初始结构的步骤包括以下步骤提供接合衬底，包括被所述绝缘层分离的所述第二取向材料的上层和所述第一取向材料的下层；保护所述接合衬底的一部分而留下所述接合衬底的另一部分未保护；蚀刻所述接合衬底的所述未保护部分以暴露所述第一取向材料的所述下层的表面；其中所述第二取向材料的所述上层的剩余部分和所述绝缘层限定所述第二器件区域；在所述第二器件区域周围形成绝缘材料；在所述第一取向材料的所述下层的暴露表面上再生长所述第一取向材料以形成所述第一器件区域；平面化所述第一器件区域的所述第一取向材料的表面，与所述第二取向材料的所述上层的所述剩余部分基本平面；在所述第一取向材料的所述下层中形成损伤界面；将晶片接合到与所述第二器件区域的所述第二取向层基本平面的所述第一器件的所述第一取向材料的所述表面；在所述损伤界面处分离所述第一取向材料的所述下层，其中保留所述第一取向材料的所述下层的损伤表面；以及平面化所述损伤表面直至接触所述第二器件区域的所述绝缘层。7.根据权利要求1的方法，其中所述在所述第一取向材料顶部形成所述第一浓度的晶格调整材料的步骤包括在所述第一取向材料顶部外延生长SiGe。8.根据权利要求7的方法，其中所述在所述第二取向材料顶部形成所述第二浓度的晶格调整材料的步骤包括以下步骤在所述第一浓度的晶格调整材料顶部和所述第一取向材料顶部形成保护层；在所述第一取向材料顶部的所述第一浓度的晶格调整材料顶部形成覆盖所述保护层的光致抗蚀剂掩膜，而留下所述保护层的剩余部分未保护；除去所述保护层的所述剩余部分和所述绝缘层以暴露所述第二取向材料；以及在所述第二取向材料顶部外延生长SiGe。9.根据权利要求1的方法，其中所述混合所述第一浓度的晶格调整材料与所述第一取向材料以形成所述第一晶格尺寸表面以及混合所述第二浓度的晶格调整材料与所述第二取向材料以形成所述第二晶格尺寸表面的步骤还包括以下步骤在氧化环境中加热所述第一浓度的晶格调整材料，所述第一取向材料，所述第二浓度的晶格调整材料和所述第二取向材料，以在所述第一晶格尺寸表面和所述第二晶格尺寸表面顶部形成氧化层；在所述氧化层和所述氧化材料顶部形成平面化层；以及蚀刻所述平面化层和所述氧化层以暴露所述第一晶格尺寸表面和所述第二晶格尺寸表面。10.一种形成半导体衬底的方法，包括以下步骤提供基本平面的结构，具有位于绝缘材料上并被绝缘材料分离的第一器件区域和第二器件区域，所述第一器件区域包括第一取向材料，所述第二器件区域包括第二取向材料，其中所述第一取向材料和所述第二取向材料具有不同的结晶取向；在所述第二取向材料顶部形成保护层；在所述第一取向材料顶部形成第一浓度的晶格调整材料；除去所述保护层以暴露所述第二取向材料；在所述第一浓度的晶格调整材料顶部形成保护衬里；在所述第二取向材料顶部形成所述第二浓度的晶格调整材料；混合所述第一浓度的晶格调整材料与第一取向材料以形成第一晶格尺寸表面，并混合所述第二浓度的晶格调整材料与第二取向材料以形成第二晶格尺寸表面；以及在所述第一晶格尺寸表面顶部形成第一应变半导体层，并在所述第二晶格尺寸表面顶部形成第二应变半导体层，所述第一应变半导体层具有不同于所述第二应变半导体...

【专利技术属性】
技术研发人员：朱慧珑，BB多里斯，PJ欧尔迪吉斯，M莱昂，杨敏，陈华杰，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]