在光电二极管上设有防反射涂层的图像传感器及像素制造技术

技术编号:3192754 阅读:156 留言:0更新日期:2012-04-11 18:40
本发明专利技术提供了一种可以用于CMOS或者CCD图像传感器的像素。该像素包括设在半导体基体内中感光元件,如光电二极管;以及设在光电二极管上方的防反射涂层,该防反射涂层可以减小入射光线的反射,进而使到达光电二极管的信号更强。

【技术实现步骤摘要】

本专利技术涉及图像传感器,更具体地讲,本专利技术涉及一种采用在光电二极管顶部涂有防反射涂层的像素的图像传感器。
技术介绍
图像传感器已经变得无处不在,它们被广泛地用于数字照相机、便携式电话、保密照相机、医疗器械、汽车和其它应用场合。制造图像传感器的技术、特别是CMOS(互补型金属氧化半导体)图像传感器持续地快速发展。例如,高分辨率和低能耗的要求促进了图像传感器的进一步的小型化及集成。由于像素变小,能够接受入射光线的表面区域也减小。像素通常具有光感应元件,如光电二极管,其接受入射光线并产生与入射光线总数相关的信号。由于感光元件的尺寸小,因此让小尺寸的感光元件也能与大尺寸的感光元件一样接收同等数量的入射光线则尤为重要。入射光线损失的一个主要原因是因为在光电二极管(硅表面)到氧化层(二氧化硅)的分界面处发生了反射。在该分界面,大量的光线被反射,导致光电二极管的响应度与量子效率相应降低。
技术实现思路
为解决上述问题,本专利技术提供了如此一种像素,其包括设在半导体基体中的感光元件;以及设在上述感光元件顶上的防反射涂层。上述的像素中,感光元件可以是光电二极管、PIN型光电二极管、部分PIN型光电二极管或光电门。本专利技术的像素还可进一步包括设在感光元件与浮动节点之间的、可选择性地将信号从该感光元件传输至该浮动节点的传输晶体管;以及被上述浮动节点控制的放大晶体管。或者,本专利技术的像素进一步包括设在感光元件与节点之间的、可选择性地将该节点恢复到一参考电压的复位晶体管;以及被上述节点控制的放大晶体管。优选地,上述感光元件为光电二极管;而且该光电二极管在半导体基体的表面上设有一P+连接层(pinning layer)。本专利技术的像素中,可在感光元件如光电二极管与防反射涂层之间设有一缓冲层;该缓冲层可以为薄的氧化物层;该薄的氧化物层可以为厚度在20-100埃之间的二氧化硅。优选地,防反射涂层的厚度在200-1500埃之间;更优选地,防反射涂层的厚度在300-1000埃之间。防反射涂层可以为多层堆叠,该多层堆叠应包括至少两层,例如,该多层堆叠为SiOxNy/Si3N4或者SiOxNy/Si3N4/SiOwNz。另外,防反射涂层也可以为指数分级变化材料(index graded material,也可称作指数梯度变化的材料),例如衍射指数分级的材料。这种指数分级变化材料可以由SiOxNy积淀而成,其中在积淀过程中氧和氮的流量是变化的,从而形成指数分级的材料。本专利技术的像素可以集成于(结合于,incorporated)一CMOS图像传感器内,或者集成于一CCD图像传感器内。作为本专利技术的一种具体实施方式,本专利技术的种像素可以包括设在半导体基体内的光电二极管;设在该光电二极管顶上的缓冲层;以及设在该光电二极管顶上的防反射涂层。其中光电二极管可以为PIN型光电二极管;缓冲层可以为二氧化硅;防反射涂层可以为氮化硅;防反射涂层还可以为多层堆叠,该多层堆叠应包括至少两层,例如,该多层堆叠为SiOxNy/Si3N4或者SiOxNy/Si3N4/SiOwNz。另一方面,本专利技术还提供了一种CMOS图像传感器,其包括成行和列(如矩阵)排列的多个有源像素,其中,至少一个的有源像素包括(a)设在半导体基体上的感光元件;和(b)设在该感光元件上方的防反射涂层;用于接收有源像素输出的处理电路;以及用于输出该CMOS图像传感器之有源像素输出的输入/输出电路。本专利技术的CMOS图像传感器中,上述的至少一个的有源像素还可进一步包括设在感光元件与浮动节点之间的、可选择性地将信号从该感光元件传输至该浮动节点的传输晶体管;以及被该浮动节点控制的放大晶体管。或者,本专利技术的图像传感器可进一步包括设在感光元件与节点之间的、可选择性地将该节点恢复到一参考电压的复位晶体管;以及被该节点控制的放大晶体管。本专利技术的图像传感器中,感光元件可以为光电二极管;感光元件与防反射涂层之间可以设有缓冲层,该缓冲层可以为薄的氧化物层,该薄的氧化物层的厚度可以在20-100埃之间;防反射涂层的厚度优选在200-1500埃之间。另外,防反射涂层可以为多层堆叠,该多层堆叠应包括至少两层,例如SiOxNy/Si3N4或SiOxNy/Si3N4/SiOwNz。本专利技术的有益效果是在光电二极管上方设置防反射涂层,这样可以减小入射光线的反射,从而保证有足够的光线数量被光电二极管感应,进而产生更强的信号。附图说明图1是现有技术中四晶体管像素(4T)的带剖面结构的示意图,其详细地显示了形成在基体层中的光电二极管。图1A是现有技术中三晶体管像素(3T)的带剖面结构的示意图,其详细地显示了形成在基体层中的光电二极管。图2、图3与图4是本专利技术设有防反射涂层的像素的制造流程的剖视图。图5与图6是本专利技术另一种制备防反射涂层的方法的剖视图。具体实施例方式在下面的描述中,提供了许多特定细节,以便对本专利技术的具体实施方式进行透彻的理解。但所属领域的熟练技术人员可以认识到,在没有这些具体细节中的一个或多个的情况下仍能实施本专利技术,或者采用其它方法、元件等的情况下仍能实施本专利技术。另外,为了清楚地描述本专利技术的各种实施方案,因而对众所周知的结构和操作没有示出或进行详细地描述。在本专利技术的说明书中,提及“一实施方案”或“某一实施方案”时是指该实施方案所述的特定特征、结构或者特性至少包含在本专利技术的一个实施方案中。因而,在说明书各处所出现的“在一实施方案中”或“在某一实施方案中”并不一定指的是全部属于同一个实施方案;而且,特定的特征、结构或者特性可能以合适的方式结合到一个或多个的具体实施方案中。图1是采用了四个晶体管的有源像素的带剖面结构的示意图。这种有源像素在本领域中叫做4T有源像素。感光元件即本实施方案中的光电二极管101,输出用来调整放大晶体管103的信号。放大晶体管103也被称为源极跟随晶体管。在本专利技术中,感光元件可为多种器件中的一种,包括但不限制于光电门(photogates)、光电二极管、PIN型光电二极管、部分PIN型光电二极管等,此处感光元件是一个光电二极管(无论是PIN型、部分PIN型还是非PIN型均可)。传输晶体管105用于将光电二极管101输出的信号传输至浮动节点107,该浮动节点107连接在放大晶体管103的门电路处。传输晶体管105被传输门电路控制。4T有源像素的一个典型特征是传输门电路的存在实现了真正的校正二次取样(correlated double sampling,简称CDS)。另外,通过采用控制供应电压至复位晶体管的方法,可以消除4T像素中的行选择(row select,简称RS)晶体管,从而形成一种仅有三个晶体管的“4T有源像素”。可以理解,本专利技术可以应用于所有的CMOS成像器,无论其具有3个、4个、5个、6个或者更多个晶体管,也可以用于CCD成像器。使用时,在积分周期(也称为曝光周期或者积聚周期)内,光电二极管101产生电荷,这些电荷存储在N-型层内。积分周期后,传输晶体管105开启,并将存储在光电二极管101的N-型层内的电荷传输至浮动节点107。当信号已经被传输到浮动节点107后,传输晶体管105再被关闭,并等待下一次积分周期的开始。在浮动节点107上的信号随后用于调整放大晶体管103。最后,地址晶体管109被用于定位本文档来自技高网...

【技术保护点】
一种像素,包括:一设在半导体基体中的感光元件;以及一设在所述感光元件顶上的防反射涂层。

【技术特征摘要】
US 2004-11-9 10/985,1711.一种像素,包括一设在半导体基体中的感光元件;以及一设在所述感光元件顶上的防反射涂层。2.如权利要求1所述的像素,其中,所述感光元件选自于光电二极管、PIN型光电二极管、部分PIN型光电二极管或光电门。3.如权利要求1所述的像素,其进一步包括一设在所述感光元件与浮动节点之间的、可选择性地将信号从所述感光元件传输至所述浮动节点的传输晶体管;以及一被所述浮动节点控制的放大晶体管。4.如权利要求1所述的像素,其进一步包括一设在所述感光元件和一节点之间、可选择性地将所述节点恢复到一参考电压的复位晶体管;以及一被所述节点控制的放大晶体管。5.如权利要求1所述的像素,其中,所述的感光元件为光电二极管。6.如权利要求5所述的像素,其中,所述的光电二极管在所述半导体基体的表面上设有一P+连接层。7.如权利要求1所述的像素,其进一步包括设在所述感光元件与所述防反射涂层之间的缓冲层。8.如权利要求7所述的像素,其中,所述的缓冲层是薄的氧化物层。9.如权利要求8所述的像素,其中,所述的薄的氧化物层是厚度在20-100埃之间的二氧化硅。10.如权利要求1所述的像素,其中,所述的防反射涂层的厚度在200-1500埃之间。11.如权利要求10所述的像素,其中,所述的防反射涂层的厚度在300-1000埃之间。12.如权利要求1所述的像素,其中,所述像素集成于一CMOS图像传感器内。13.如权利要求1所述的像素,其中,所述像素集成于一CCD图像传感器内。14.如权利要求1所述的像素,其中,所述的防反射涂层为多层堆叠。15.如权利要求14所述的像素,其中,所述的多层堆叠包括至少两层。16.如权利要求15所述的像素,其中,所述的多层堆叠为SiOxNy/Si3N4。17.如权利要求15所述的像素,其中,所述的多层堆叠为SiOxNy/Si3N4/SiOwNz。18.如权利要求1所述的像素,其中,所述的防反射涂层为指数分级变化材料。19.如权利要求18所述的像素,其中,所述指数分级变化材料是由SiOxNy积淀而成,其中在积淀过程中氧和氮的流量是变化的。20.一种像素,包括一设在半导体基体中的光电二极管;一设在所述光电二极管顶上的缓冲层;以及一设在所述光电二极管顶上的防反射涂层。21.如权利要求20所述的像素,其中,所述的光电二极管为PIN型光电二极管。22.如权利要求20所述的像素,其进一步包括一设在所述感光元件与一浮动节点之间的、可选择性地将信号从所述感光元件传输至所述浮动节点的传输晶体管;以及一被所述浮动节点控制的放大晶体管。23.如权利要求20所述的像素,其进一步包括一设在所述感光元件与一节点之间的、可选择性地将所述节点恢复到一参考电压的复位晶体管;以及一被所述节点控制的放大晶体管。24.如权利要求20所述的像素,其中,所述缓冲层为二氧化硅。25.如权利要求20...

【专利技术属性】
技术研发人员:霍华德E罗德斯
申请(专利权)人:豪威科技有限公司
类型:发明
国别省市:US[美国]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1