存储器电路元件应用装置制造方法及图纸

本发明专利技术是有关于一种记忆体电路元件应用装置，此装置是于集成电路记忆体元件内部加入单向性导通元件整流装置与可程式记忆体与开关元件，利用单向性导通元件整流装置，使元件外部电源正接或反接，内部电源供应皆不受影响。再利用元件外部电源脚位讯号作判断讯号。当正接时，判定逻辑为１，此时元件外部脚位连接至记忆体，可对记忆体作测试；反接时，判定逻辑为０，此时元件外部脚位连接至可程式记忆体，利用元件外部脚位对可程式记忆体作程式化可用作修补记忆体，亦或是改变记忆体位址与数据排线长度。

【技术实现步骤摘要】

本专利技术涉及一种应用于集成电路的装置，特别是涉及一种记忆体电路元件应用装置。
技术介绍
习知的记忆体，如动态随机存取记忆体(DRAM)、静态随机存取记忆体(SRAM)或包含记忆体的系统单晶片等，是以半导体制程制造，但随着电子元件的微小而复杂化以及制程的进步，记忆体容量亦同步扩大。然而，记忆体电路在制作过程中，于设计时，就必需要先决定记忆体阵列的定址长度与数据长度，若经过制程下线后，想要在回头改变定址长度与数据长度，则已经无法用激光修补方式做到改变定址长度与数据长度。另外，动态随机存取记忆体，被期待以较小的面积，具有更大的记忆容量，当记忆体容量越来越大时，因更细微的加工，伴随信号微小化，不可避免的，在半导体制造上产生错误的记忆体位元(memory bit或称作记忆体胞室memory cell)的机率也越来越高，使得良率降低，因此，记忆体除了正常所需成列成行的记忆体区域，同时留有备用电路(redundancycircuit或称作备用胞室redundancy cell)，利用激光修补技术改变电路路径，但是，若封装完成后，仍有损坏区段，则此记忆体无法使用。专利技术内容本专利技术的目的在本文档来自技高网...

【技术保护点】
一种记忆体电路元件应用装置，其特征在于其包括：一记忆体电路元件脚位组，包括一记忆体电路元件电源脚位、一记忆体电路元件接地脚位以及多数个脚位；一开关装置，包括一第一总线、一第二总线、一第三总线以及一第一控制线，该第一总线耦接至 该记忆体电路元件脚位组，该第一控制线耦接该记忆体电路元件电源脚位与该记忆体电路元件接地脚位二者其一，利用该第一控制线讯号决定该第一总线耦接该第二总线或该第三总线；一记忆体电路，包括：一记忆体逻辑电路，用以储存／读取数据；以及 一定址总线与数据总线长度重新配置电路，包括一第四总线、一第五总线以及一第六总线，该第四总...

【技术特征摘要】
1.一种记忆体电路元件应用装置，其特征在于其包括一记忆体电路元件脚位组，包括一记忆体电路元件电源脚位、一记忆体电路元件接地脚位以及多数个脚位；一开关装置，包括一第一总线、一第二总线、一第三总线以及一第一控制线，该第一总线耦接至该记忆体电路元件脚位组，该第一控制线耦接该记忆体电路元件电源脚位与该记忆体电路元件接地脚位二者其一，利用该第一控制线讯号决定该第一总线耦接该第二总线或该第三总线；一记忆体电路，包括一记忆体逻辑电路，用以储存/读取数据；以及一定址总线与数据总线长度重新配置电路，包括一第四总线、一第五总线以及一第六总线，该第四总线耦接至该第三总线，该第六总线耦接至该记忆体逻辑电路，依据该第五总线的输入讯号，以决定定址总线与数据总线长度配置，并将该第四总线送入的讯号，按照该第五总线输入的设定，判定并对记忆体逻辑电路存取；一可程式记忆体电路，包括一第七总线、一第二控制线以及一第八总线，该第七总线耦接该第二总线，该第二控制线耦接至该记忆体电路元件电源脚位以及该记忆体电路元件接地脚位二者其一，该第八总线耦接该第五总线，利用该第二控制线讯号，以决定写入状态或输出状态，当写入状态时，利用该第七总线输入的讯号作程式化的动作，当输出状态时，将程式化后的结果输出，经由该第八总线，送至该定址总线与数据总线长度重新配置电路，用以决定该记忆体电路的定址长度与数据长度；以及一单向性导通元件整流装置，耦接该记忆体电路元件电源脚位与该记忆体电路元件接地脚位以接受一外部电源，并从固定的两端分别固定提供一正电位及一接地电位以供应内部所有元件的电源。2.根据权利要求1所述的记忆体电路元件应用装置，其特征在于其中耦接该开关装置的该记忆体电路元件脚位组为除了记忆体电路元件接地脚位与记忆体电路元件电源脚位除外的脚位。3.根据权利要求1所述的记忆体电路元件应用装置，其特征在于其中所述的可程式记忆体是为一次程式化记忆体。4.根据权利要求1所述的记忆体电路元件应用装置，其特征在于其中所述的可程式记忆体是为闪存。5.根据权利要求1所述的记忆体电路元件应用装置，其特征在于其中更包括一闩锁器，包括一第九总线以及一第十总线，该第九总线耦接该第八总线，该第十总线耦接至该第五总线，用以作该可程式记忆体与该记忆体电路讯号的同步。6.一种记忆体电路元件应用装置，其特征在于其包括一记忆体电路元件脚位组，包括一记忆体电路元件电源脚位、一记忆体电路元件接地脚位以及多数个脚位；一记忆体电路，包括内部电源线、内部接地线以及讯号线组；一开关装置，包括一第一总线、一第二总线、一第三总线、一第一控制线、一内部电源线以及一内部接地线，该第一总线耦接该记忆体电路元件脚位组，该第一控制线耦接该记忆体电路元件电源脚位与该记忆体电路元件接地脚位二者其一，该记忆体电路的讯号线组至少部分耦接该第二总线，利用控制线讯号，以决定该第一总线耦接该第二总线或该第三总线；一可程式记忆体电路，包括一第四总线、一第五总线、一第二控制线、一内部电源线以及一内部接地线，该第四总线耦接至该第三总线，该第二控制线耦接该记忆体电路元件电源脚位与该记忆体电路元件接地脚位二者其一，该记忆体电路的讯号线组至少部分耦接该第五总线，根据该第二控制线讯号，以决定写入或读取，用以修补该记忆体电路的缺陷；以及一单向性导通元件整流装置，包括一电源输入端、一外部接地端、一内部电源端与一内部接地端，该电源输入端耦接该记忆体电路元件电源脚位，该外部接地端耦接该记忆体电路元件接地脚位，该内部电源端耦接该记忆体电路的内部电源线、该可程式记忆体电路的内部电源线以及该开关装置的内部电源线，该内部接地端耦接该记忆体电路的内部接地线、该可程式记忆体电路的内部接地线以及该开关装置的内部接地线，用以供应内部所有元件的电源。7.根据权利要求6所述的记忆体电路元件应用装置，其特征在于其中耦接开关装置的记忆体电路元件脚位为除了该记忆体电路元件接地脚位与该记忆体电路元件电源脚位之外的脚位。8.根据权利要求6所述的记忆体电路元件应用装置，其特征在于...

【专利技术属性】
技术研发人员：黄崇仁，卢叔东，陈吉元，
申请(专利权)人：智元科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]