【技术实现步骤摘要】
【国外来华专利技术】
本专利技术总体上涉及集成电路制造，更尤其是涉及一种。
技术介绍
集成电路装置通常包括多个电路部件，例如多个晶体管、电阻器和电容器。使用多种集成电路制造技术，例如多种沉积和光刻技术，通过在半导体晶片(例如硅晶片)中形成特定的几何形状可以制造这种集成电路部件。在一些例子中，集成电路装置的两个或者更多个电子部件彼此是相关的，使得电部件的一个或者多个特性必须“匹配”，以便于使集成电路装置正确地运行。例如，可能必要的是，集成电路装置中的特定电阻器对提供同样大小的电阻，以便于使装置正确地或者如所希望地运行。作为另一个例子，可能必要的是，集成电路装置中的特定电容器对提供同样大小的电容，以便于使装置正确地或者如所希望地运行。 为了提供具有“匹配”的电特性的这种部件，已经作出了尝试，在半导体晶片中形成具有相同几何形状的部件。然而，多种因素通常导致形成在半导体晶片中的集成电路部件的几何形状缺陷和不一致，例如，在形成集成电路部件中使用的光掩模中形成的几何形状的缺陷、和集成电路部件的光刻成像有关的缺陷、和用于光刻成像工艺的透镜有关的缺陷和/或在光刻成像工艺过程中由光反射导致的缺陷。 如果确定需要匹配的一对集成电路部件实际上没有匹配，则可以修改半导体晶片上的该对部件的一个或者两个的物理几何形状。例如使用常规技术，可以将“凸出部(tab)”激光烧蚀到一个或者两个部件，直到确定部件的相关电特性匹配了为止。对半导体晶片上的部件的这种处理可能增加了循环时间和人力，其会降低效率并可因此增加制造集成电路装置的成本。
技术实现思路
根据本专利技术的教导，已经基本上减少或者消除了和形成具有精...
【技术保护点】
一种形成集成电路部件的方法，包括：提供光掩模，其包括具有对应于第一类型的集成电路（ＩＣ）部件的第一掩模特征几何形状的第一掩模特征；执行第一光刻工艺，以将第一掩模特征几何形状转移到第一半导体晶片区，以在第一半导体晶片区中形成第一ＩＣ部件；测量第一ＩＣ部件的至少一个电特性；以及至少基于对第一ＩＣ部件的该至少一个电特性的测量的结果，物理地修改第一掩模特征几何形状。
【技术特征摘要】
【国外来华专利技术】US 2004-7-27 60/591,511中，其它的技术优点对于本领域技术人员将容易地变得明显。附图说明通过结合附图参考下述的描述可以获得本发明实施例的更全面和彻底的理解及其优点，其中类似的参考数字表示类似的特征，以及其中图1示出了根据本发明的特定实施例的实例光掩模组件的截面图；图2是示出了根据本发明的实施例用于形成关键特性集成电路部件的光刻工艺的局部三维图；图3A-3C是示出了根据本发明的特定实施例修改部件的几何形状的实例方法的形成在光掩模的图案化层中的部件的顶视图；图4示出了根据本发明的实施例在半导体晶片中形成关键特性集成电路部件的重复方法的流程图；图5是示出了根据本发明的实施例形成在半导体晶片中的集成电路的一部分的三维图；以及图6是根据本发明的实施例具有图案化层的光掩模的一部分的顶视图，其包括用于形成电阻器的互连对的掩模特征对。具体实施方式参考图1至图6可以最好地理解本发明的优选实施例和它们的优点，其中使用类似的数字表示类似和相应的部分。 图1示出了根据本发明的特定实施例的实例光掩模组件10的截面图。光掩模组件10可以包括安装在光掩模12上的薄膜组件14。衬底16和图案化层18可以形成光掩模12，另外还称作掩模或者掩模版(reticle)，其可以具有多种尺寸和形状，包括但不局限于例如圆形、矩形或者正方形。光掩模12还可以是多种光掩模类型中的任何一种，包括但不局限于一次母板、五英寸掩模版、六英寸掩模版、九英寸掩模版或者可以将电路图案的图像投影到半导体晶片上的任何其它适当尺寸的掩模版。光掩模12还可以是二进制掩模，相移掩模(PSM)(例如，交替孔相移掩模，还称为Levenson型掩模)、光学邻近校正(OPC)掩模或者适用于光刻系统的任何其它类型的掩模。 光掩模12可以包括形成在衬底16的顶表面17上的图案化层18，当暴露于光刻系统中的电磁能量时，该图案化层可以将图案投影到半导体晶片的表面上(没有明确地示出)。在一些实施例中，衬底16可以是透明的材料，例如，石英、合成石英、熔融的硅石、氟化镁(MgF2)、氟化钙(CaF2)、或者任何其它的适当材料，其透射至少75％的入射光，其具有在大约10纳米(10nm)和大约450nm之间的波长。在其它的实施例中，衬底16可以是反射性的材料，例如硅或者任何其他的适当材料，其反射大于大约50％的入射光，其具有在大约10nm和450nm之间的波长。 在一些实施例中，图案化层18可以是金属材料，例如铬、氮化铬、金属的氧碳氮化物(例如MOCN，其中M选自于由铬、钴、铁、锌、钼、铌、钽、钛、钨、铝、镁和硅构成的组中)或者任何其它适当的材料，其吸收具有在紫外线(UV)范围、深紫外线(DUV)范围、真空紫外线(VUV)范围和超紫外线范围(EUV)内的波长的电磁能量。在其它实施例中，图案化层18可以是部分透射的材料，例如硅化钼(MoSi)，其在UV、DUV、VUV和EUV范围内具有大约1％到大约30％的透射率。 框架20和薄膜22可以形成薄膜组件14。框架20可以由阳极化的铝形成，或者可以替换地由不锈钢、塑料或者其它适当的材料形成，所述其它适当的材料在暴露于光刻系统内的电磁能量时不退化或者除气。薄膜22可以是由下述材料形成的薄膜片例如硝化纤维、醋酸纤维、非晶的含氟聚合物，诸如由E.I.du Pont de Nemours and Company制造的TEFLONAF或者由Asahi Glass制造的CYTOP，或者其它适当的膜，其对于UV、DUV、EUV和/或VUV范围内的波长是透明的。可以通过常规技术，例如旋转铸造来制备薄膜22。 通过保证污染物保持远离光掩模12限定的距离，薄膜22可以保护光掩模12不受例如灰尘颗粒之类的污染物的影响。在光刻系统中这可能尤其重要。在光刻工艺期间，光掩模组件10可以暴露于由光刻系统内的辐射能量源产生的电磁能量。该电磁能量可以包括多种波长的光，例如大约在汞弧灯的I线和G线之间的波长，或者DUV、VUV或EUV光。在操作中，薄膜22可以设计成允许大百分比的电磁能量穿过它。集中在薄膜22上的污染物在被处理的晶片的表面处有可能散焦，因此，晶片上暴露的图像可能是清楚的。根据本发明的教导形成的薄膜22可以和所有类型的电磁能量一起被令人满意地使用，并且不局限于在该申请中描述的光波。 光掩模12可以使用任何标准光刻工艺由光掩模坯件(blank)形成。在光刻工艺中，包括用于图案化层18的数据的掩模图案文件可以由掩模布局文件产生。在一个实施例中，掩模布局文件可以包括表示用于集成电路的晶体管(或者其它IC部件)和电连接的多边形。当其制作在半导体晶片上时，掩模布局文件中的多边形还可以表示集成电路的不同层。例如，可以在具有扩散层和多晶硅层的半导体晶片上形成晶体管。因此，掩模布局文件可以包括绘制在扩散层上的一个或者多个多边形和绘制在多晶硅层上的一个或者多个多边形。可以将对于每一层的多边形转换成表示集成电路的一层的掩模图案文件。可以使用每个掩模图案文件为特定层产生光掩模。在一些实施例中，掩模图案文件可以包括集成电路的一个以上的层，使得可以使用光掩模将来自一个以上的层的特征成像到半导体晶片的表面上。 使用激光器、电子束、X射线光刻系统，可以将所希望的图案成像到光掩模坯件的抗蚀剂层中。在一个实施例中，激光器光刻系统可以使用氩离子激光器，其发射具有大约364nm的波长的光。在其它的实施例中，激光器光刻系统使用发射波长为从大约150nm到大约300nm的光的激光器。可以通过下述来制作光掩模12显影和刻蚀抗蚀剂层的暴露区域以产生图案，刻蚀没有被抗蚀剂覆盖的图案化层18的部分，并去除没有显影的抗蚀剂以在衬底16上产生图案化层18。 图案化层18可以包括具有对应于形成在半导体晶片上的集成电路部件的几何形状的一个或者多个部件。在光刻工艺中，可以将这些部件的几何形状转移到半导体晶片的表面上，以形成相对应的集成电路部件。这些集成电路部件可以包括，但是不局限于例如电阻器、晶体管、电容器、互连、通孔和金属线。 在一些实施例中，图案化层18可以包括对应于IC部件的一个或者多个特征30(参见图2)，对于其，关于一个或者多个电特性和/或特征的精度和/或精确度对于其中形成这类部件的IC的适当的或者所希望的操作可能是重要的或者关键的。这些IC部件可以被称为关键特性IC部件32(参见图2)。在一些实施例中，关键特性IC部件32可以包括具有一个或者多个匹配电特性的至少两个IC部件。在其它的实施例中，关键特性IC部件32可以包括具有任何适当的匹配特性的两个或者更多个IC部件，其对于IC的适当的或者所希望的操作可能是重要的。 由于IC部件的电特性可以至少部分地依赖于IC部件的物理几何形状(包括形状和尺寸)，因此关键特性IC部件32的几何形状可能是重要的或者关键的，以便于提供IC的适当的或者所希望的操作所需的电特性。如上所述，关键特性IC部件32可以具有应当彼此匹配的一个或者多个电特性。因而，可能重要的是，这些IC部件的几何形状或者彼此匹配或者另外对关键特性IC部件32提供匹配的电特性。 如上所述，关键特性IC部件32可以包括任何IC部件，对于其，和其一个或者多个电特性或者特征有关的精度和/或精确度对于包含关键特性IC部件32的IC的适当的或者所希望的操作是重要的或者关键的。在一些实施例中，关键特性IC部件32可以包括一对(或更多)相关的电阻器，使得每个电阻器提供基本相等量的电阻，以便于允许包括它们的IC的适当的或者所希望的操作。在另一个实施例中，关键特性IC部件32可以包括一对(或更多)相关的电容器，使得每个电容器提供基本相等量的电容，以便于允许IC的适当的或者所希望的操作。在另一个实施例中，关键特性IC部件32可以包括一对(或更多)相关的电感器，使得每个电感器提供基本相等量的电感，以便于允许IC的适当的或者所希望的操作。 在其它的实施例中，关键特性IC部件32可以包括具有一个或者多个电特性的一个或者多个IC部件，在精确度的特定程度内其基本上和特定的预定测量匹配。例如，关键特性IC部件32可以包括这样的电阻器，该电阻器在大约+/-2欧姆的容差范围内应当提供大约354欧姆的电阻。 应当理解的是，这里讨论的IC部件只是实例，并且关键特性IC部件32可以包括任何其他类型的IC部件。 图2是示出了根据本发明的实施例用于形成关键特性IC部件32的光刻工艺的局部三维图。光掩模12上的图案化层18可以包括(其中其它的特征没有被示出)至少一对特定特征30a和30b，其具有和要形成在半导体晶片40上的至少一对关键特性IC部件32a和32b分别对应的几何形状。可以按照上面关于图1所描述的那样或者使用用于形成光掩模12的图案化层18的任何其它适当技术，形成包括特征30a和30b的图案化层18。 半导体晶片40可以包括多个管芯，其还可以被称作芯片，其每个都包括包含多个IC部件的一个或者多个集成电路。在一些实施例中，半导体晶片40可以包括适用于制造半导体器件和集成电路的单晶半导体材料的薄的、圆形片。关键特性IC部件32a和32b可以形成要被形成在半导体晶片40上的集成电路42的一部分。 如图2所示，可以执行一个或者多个光刻和/或其它制造工艺，如箭头44所示，以将由包括特征30a和30b的图案化层18形成的图像转移到半导体晶片40的第一区上，以便于形成包括关键特性IC部件32a和32b的集成电路42(或者集成电路42的至少一部分)。在形成关键特性IC部件32a和32b之后，例如，通过在关键特性IC部件32a和/或32b上的特定点处或者在集成电路42中的其它地方连接探针或者其它测量装置，可以测量集成电路部件32a和/或32b的一个或者多个电特性。可以使用测量的结果确定关键特性IC部件32a和/或32b的一个或者多个电特性是否令人满意。在一个实施例中，根据精确度或者精度的预定等级，如果测量的电特性和预定值匹配，则关键特性IC部件32a和/或32b的电特性可能是令人满意的。 如果关键特性IC部件32a和/或32b的一个或者多个测量的电特性不令人满意，则可以物理地修改图案化层18中的特征30a和30b的一个或者两个的几何形状。例如，这种修改可以包括任何适当地去除或者增加材料，如在下面参考图3A-3C更具体地讨论的。在一些实施例中，可以根据电特性的测量结果确定对特征30a和/或30b执行的特定的物理修改(包括修改的类型和/或数量)。 一旦对特征30a和30b的一个或者两个作出修改，则可以重复图2中所示的光刻和/或其它制造工艺，以将由包括特征30a和30b的图案化层18形成的图像转移到半导体晶片40的第二区上，或者另一半导体晶片上，以便于形成包括关键特性IC部件32a和32b的集成电路42(或者集成电路42的至少一部分)。该对关键特性IC部件32a和32b优选不同于形成在半导体晶片40的第一区中的所述对。 在形成第二对关键特性IC部件32a和32b之后，可以再次测量每个部件的一个或者多个电特性，并确定其是令人满意的还是不令人满意的。如果测量的电特性不令人满意，则可以再次物理地修改图案化层18中的特征30a和30b的一个或者两个的几何形状。可以以重复的方式重复下述工艺修改特征30a和/或30b，形成关键特性IC部件32a和32b，并测试关键特性IC部件32a和/或32b，直到形成至少一对关键特性IC部件32a和32b为止，对于其测量的电特性是令人满意的。 图3A-3C是示出了根据本发明的特定实施例修改光掩模12的图案化层18中的特征30(例如上面讨论的特征30a和/或30b)的几何形状的实例方法的特征30的顶视图。 图3A示出了多个凹口50，其包括实例凹口50a、50b、50c和50d，其可以通过去除形成特征30的材料的一部分形成在特征30中，以便于减少特征30的体积或者其它尺寸。在一个实施例中，使用用于从衬底30去除材料的任何适当技术，例如使用激光修整技术或者特定的刻蚀工艺，可以在特征30中形成一个或者多个凹口50。 如相对于凹口50d所示的，可以用长度“L”和宽度“W”限定每个凹口50。在一些实施例中，可以基于和特征30有关的电特性的测量确定长度L和宽度W。在一个实施例中，可以使用特征30在半导体晶片40上产生电阻器，以及凹口50可以改修改成在半导体晶片40上的相应关键特性部件32的电阻。例如，在特征30中形成凹口50a(具有特定长度L和宽度W)可以将所得到的电阻器的电阻减小大约百分之一(1％)，在特征30中形成凹口50b(具有特定长度L和宽度W)可以将所得到的电阻器的电阻减小大约百分之二(2％)，在特征30中形成凹口50c(具有特定长度L和宽度W)可以将所得到的电阻器的电阻减小大约百分之三(3％)，以及在特征30中形成凹口50d(具有特定长度L和宽度W)可以将所得到的电阻器的电阻减小大约百分之四(4％)。因此，可以根据和特征30有关的电特性的测量形成具有特定尺寸L和W的凹口50。 图3B示出了多个分路52，其包括实例分路52a、52b、52c和52d，其可以通过去除形成特征30的材料的一部分形成在特征30中。在一个实施例中，可以使用用于从特征30去除材料的任何适当技术，例如使用激光修整技术或者特定的刻蚀工艺，在特征30中形成一个或者多个分路52。 如关于分路52a所示的，可以用长度“Ls”和宽度“Ws”限定每个分路52。可以从特征30的侧54以距离”Wn”所示的一定距离形成每个分路52。通过从特征30去除材料分路52可以被开口，以形成从特征30的侧54延伸到分路52的凹口56。因此，可以使用分路52提供用于凹口56的预定宽度Wn。例如，通过形成从特征30的侧54延伸到分路52a的凹口56a，分路52a可以被开口。如图3B所示，可以用宽度Wn和长度Ln限定凹口56a的尺寸。 在一些实施例中，根据和特征30有关的一个或者多个电特性的测量可以决定分路52的一个或者多个长度Ls和/或宽度Ws从特征30的侧54到分路52的距离Wn和/或56的长度Ln。在一个实施例中，可以使用特征30在半导体晶片40上产生电阻器，以及一个或者多个分路52可以改修改成在半导体晶片40上的相应关键特性部件32的电阻。例如，在特征30中形成并将分路50a开口(与特征30的侧54隔开第一特定距离Wn形成)可以将所得到的电阻器的电阻减小大约百分之四(4％)，在特征30中形成并将分路50b开口(与特征30的侧54隔开第二特定距离Wn形成)可以将所得到的电阻器的电阻减小大约百分之三(3％)，在特征30中形成并将分路50c开口(与特征30的侧54隔开第三特定距离Wn形成)可以将所得到的电阻器的电阻减小大约百分之二(2％)，以及在特征30中形成并将分路50d开口(与特征30的侧54隔开第四特定距离Wn形成)可以将所得到的电阻器的电阻减小大约百分之一(1％)。 在一些实施例中，可以将一个或者多个分路52预形成到特征30中。根据和特征30相关的一个或者多个电特性的测量，可以选择将要被开口的一个或者多个预形成的分路52，以便于提供该一个或者多个电特性的所希望的变化。例如，如图3B所示，可以测量使用具有四个分路52a-52d的特征30形成的电阻器的电阻，并且由这些测量可以确定电阻应当被减小大约百分之三(3％)。假定已知将分路52b开口将所得到的电阻器的电阻减小了大约百分之三(3％)，则可以选择分路52b以通过形成凹口56b被开口。 图3C示出了包括实例延伸58a、58b、58c和58d的多个延伸58，其可以通过添加与特征30相邻的材料形成在特征30上，以便于增加特征30的体积或者其它尺寸。使用用于将材料添加到形成在光掩模12的图案化层18中的任何特征的任何适当技术，例如使用多种沉积技术，可以将一个或者多个延伸58添加到特征30。延伸58可以由或者可以不由和特征30相同的材料形成。 如关于实例延伸58c所示的，可以用长度“L”和宽度“W”限定每个延伸58。在一些实施例中，根据和特征30有关的一个或者多个电特性的测量，可以确定长度L和宽度W。在一个实施例中，可以使用特征30在半导体晶片40上产生电阻器，以及延伸58可以改修改成在半导体晶片40上的相应关键特性部件32的电阻。例如，在特征30中形成延伸58a(具有特定长度L和宽度W)可以将所得到的电阻器的电阻增加大约百分之一(1％)，在特征30中形成延伸58b(具有特定长度L和宽度W)可以将所得到的电阻器的电阻增加大约百分之二(2％)，在特征30中形成延伸58c(具有特定长度L和宽度W)可以将所得到的电阻器的电阻增加大约百分之三(3％)，以及在特征30中形成延伸58a(具有特定长度L和宽度W)可以将所得到的电阻器的电阻增加大约百分之四(4％)。因此，根据和特征30有关的电特性的测量，可以形成具有特定尺寸L和W的延伸58。 图4示出了根据本发明的实施例在半导体晶片40中形成关键特性IC部件32的重复方法的流程图。 在步骤100，可以形成具有包括一个或者多个特征30的图案化层18的光掩模12，该一个或者多个特征30对应于要形成在半导体晶片40中的一个或者多个关键特性IC部件32。可以使用任何适当的技术，包括例如这里所讨论的那些，形成光掩模12。 在步骤102，可以执行一个或者多个光刻和/或其它制造工艺，以将由包括特征30的几何形状的图案化层18形成的图像转移到晶片40上，以便于形成集成电路的至少一部分，其包括该一个或者多个关键特性IC部件32。 在步骤104，通过在关键特性IC部件32上的特定点处或者在集成电路中的其它地方连接探针或者其它测量装置，可以测量该一个或多个关键特性IC部件32的一个或者多个电特性。例如，在一个或者多个关键特性集成电路部件32包括电阻器对的例子中，可以测量每个电阻器的电阻。 在步骤106，可以使用在步骤104收集的测量，例如根据精确度或者精度的某一预定等级来确定关键特性IC部件32的一个或者多个电特性是否令人满意。 如果确定关键特性IC部件的该一个/多个电特性是令人满意的，则可以使用光掩模12在任何数量的半导体晶片上制造任何数量的集成电路，其包括关键特性IC部件32，如在步骤108所示的。 可替换地，如果确定关键特性IC部件32的一个或者多个电特性不是令人满意的，则可以确定应当物理地修改光掩模12的图案化层18中的至少一个特征30的几何形状，如在步骤110所示的。例如上面参考图3A-3C所讨论的，这种修改可以包括任何从至少一个特征30适当地去除或者添加材料。在一些实施例中，根据该一个或者多个电特性的测量的结果，可以确定要执行的特定物理修改(包括这种修改的类型和/或数量)。 一旦在步骤110对光掩模12进行了修改，则该方法可以回到步骤102以在另一个半导体晶片上(或者在相同半导体晶片的不同区域上)形成新的一组关键特性IC部件32。然后可以在步骤104测量该新的一组关键特性IC部件32的电特性，在步骤106确定是否令人满意，以及如果确定还不令人满意则在步骤108再次修改。该重复工艺可以持续，直到形成在步骤106确定其测量的电特性令人满意的一组关键特性IC部件32为止。因此可以对光掩模12的图案化层18中的特征30进行任何次数的修...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。