一种超结和SGT新型复合MOSFET及其制造方法技术

本发明专利技术公开了一种超结和SGT新型复合MOSFET及其制造方法。该方法包括在所述衬底的上侧制作外延层，所述外延层包括依次设置在衬底上侧的第一外延层和第二外延层，所述第一外延层的掺杂浓度大于第二外延层的掺杂浓度；在所述外延层上刻蚀形成若干第一沟槽，所述第一沟槽的下端设置在第一外延层内；在所述第二外延层的上侧及第一沟槽内生长第一氧化层；在所述第一沟槽下侧的第一外延层上刻蚀形成第二沟槽；在所述第一沟槽和第二沟槽内制作第二导电类型的硅柱。本发明专利技术可以通过调节硅柱的掺杂浓度实现电荷平衡，降低外延层的电阻率，使导通电阻减小，并减小晶圆的应力，增大了器件Coss，使器件抗EMI的能力增强。使器件抗EMI的能力增强。使器件抗EMI的能力增强。

【技术实现步骤摘要】
一种超结和SGT新型复合MOSFET及其制造方法


[0001]本专利技术涉及半导体器件
，具体涉及一种超结和SGT新型复合MOSFET及其制造方法。

技术介绍

[0002]传统的上下型SGT MOS结构的Poly
‑
S是在沟槽中淀积多晶硅形成，该区域与源极相接，在器件反向偏置时，在漂移区形成横向电场，通过沟槽侧壁氧化层场板来分担耐压，从而形成一种电荷平衡结果。但是此结构也具有一定的局限性，由于沟槽侧壁氧化层厚度无法持续增加，当器件方向耐压需要做到200V及以上时，沟槽侧氧的分压作用逐渐减弱，只能通过调节外延层的掺杂浓度和厚度，来承担更高的电压。

技术实现思路

[0003]本专利技术的目的是针对现有技术存在的不足，提供一种超结和SGT新型复合MOSFET及其制造方法。
[0004]为实现上述目的，在第一方面，本专利技术提供了一种超结和SGT新型复合MOSFET的制造方法，包括：提供第一导电类型的衬底，在所述衬底的上侧制作外延层，所述外延层包括依次设置在衬底上侧的第一外延层和第二外延层，所述第一外延层的掺杂浓度大于第二外延层的掺杂浓度；在所述外延层上刻蚀形成若干第一沟槽，所述第一沟槽的下端设置在第一外延层内；在所述第二外延层的上侧及第一沟槽内生长第一氧化层；在所述第一沟槽下侧的第一外延层上刻蚀形成第二沟槽；在所述第一沟槽和第二沟槽内制作第二导电类型的硅柱，并将所述第一沟槽上端内的硅柱及其四周的第一氧化层和第二外延层上侧的第一氧化层刻蚀掉；在所述硅柱上侧的第一沟槽内制作隔离氧化层；在所述隔离氧化层上侧的第一沟槽内侧生长栅氧化层；在所述隔离氧化层上侧的第一沟槽内制作第一导电类型的多晶硅栅，在所述多晶硅栅的上侧生长第二氧化层；在所述栅氧化层四周的第二外延层内执行体区注入操作和体区退火操作，以制作形成第二导电类型的体区；并在所述体区的上端执行源区光刻操作、源区注入操作和源区退火操作，以制作形成第一导电类型的源区；在所述第二外延层的上侧淀积介质层，并在所述介质层和第二外延层上刻蚀形成连接孔；在所述介质层的上侧及连接孔内沉积金属层，所述金属层经刻蚀形成源极金属和
栅极金属，所述源极金属与源区、体区和硅柱分别连接。
[0005]进一步的，所述第一外延层的掺杂浓度为4E16
‑
7E16，所述第二外延层的掺杂浓度为1E16
‑
2E16。
[0006]进一步的，在刻蚀形成第一沟槽后，对所述第一沟槽下侧的第一外延层注入第二导电类型的元素，注入能量为20keV
‑
30keV，注入计量为1E12
‑
3E12。
[0007]进一步的，还包括：在制作形成连接孔后，对连接孔下侧的第二外延层执行连接孔注入操作和连接孔退火操作，所述连接孔注入操作包括两次元素注入，两次注入的元素分别为BF2和B，注入的剂量为2E14
‑
5E14，注入的能量为30
‑
40KeV，连接孔退火操作的退火条件为950℃/30s；在连接孔下侧的第二外延层上依次进行Ti、TiN层淀积，最后再进行钨金属填充并回刻，以形成欧姆接触孔。
[0008]进一步的，所述第一沟槽的深度为0.6
‑
5um，且其宽度为0.2
‑
1.2um。
[0009]在第二方面，本专利技术提供了一种超结和SGT新型复合MOSFET，包括第一导电类型的衬底和设置在所述衬底上侧的外延层，所述外延层包括依次设置在衬底上侧的第一外延层和第二外延层，所述第一外延层的掺杂浓度大于第二外延层的掺杂浓度，所述外延层上刻蚀形成有若干第一沟槽和第二沟槽，所述第一沟槽的下端设置在第一外延层内，每一第一沟槽的下端与一个第二沟槽的上端连接，所述第一沟槽的下端及所述第二沟槽内第二导电类型的硅柱，所述硅柱与外延层之间设有第一氧化层，所述硅柱上侧的第一沟槽内设有隔离氧化层，所述隔离氧化层的上侧制作形成有多晶硅栅，所述多晶硅栅与第二外延层之间设有栅氧化层，且其上侧设有第二氧化层，所述栅氧化层四周的第二外延层内制作形成有第二导电类型的体区，所述体区的上端制作形成有第一导电类型的源区，所述第二外延层的上侧淀积有介质层，所述介质层和第二外延层上刻蚀形成有连接孔，所述介质层的上侧及连接孔内沉积金属层，所述金属层经刻蚀形成源极金属和栅极金属，所述源极金属与源区、体区和硅柱分别连接。
[0010]进一步的，所述第一外延层的掺杂浓度为4E16
‑
7E16，所述第二外延层的掺杂浓度为1E16
‑
2E16。
[0011]进一步的，在刻蚀形成第一沟槽后，对所述第一沟槽下侧的第一外延层注入第二导电类型的元素，注入能量为20keV
‑
30keV，注入计量为1E12
‑
3E12。
[0012]进一步的，还包括：在制作形成连接孔后，对连接孔下侧的第二外延层执行连接孔注入操作和连接孔退火操作，所述连接孔注入操作包括两次元素注入，两次注入的元素分别为BF2和B，注入的剂量为2E14
‑
5E14，注入的能量为30
‑
40KeV，连接孔退火操作的退火条件为950℃/30s；在连接孔下侧的第二外延层上依次进行Ti、TiN层淀积，最后再进行钨金属填充并回刻，以形成欧姆接触孔。
[0013]进一步的，所述第一沟槽的深度为0.6
‑
5um，且其宽度为0.2
‑
1.2um。
[0014]有益效果：1、可以通过调节硅柱的掺杂浓度实现电荷平衡，降低外延层的电阻率，使导通电阻减小；2、相比通过深沟槽+厚氧化层工艺，本专利技术通过制作硅柱形成超结结构，可以减小晶圆的应力；
3、本专利技术增大了器件Coss，使器件抗EMI的能力增强。
附图说明
[0015]图1是在衬底上制作出外延层后的结构示意图；图2是在外延层上制作出第一沟槽后的结构示意图；图3是制作出第一氧化层后的结构示意图；图4是在第一外延层内制作出第二沟槽后的结构示意图；图5是在第一沟槽和第二沟槽内制作出硅柱后的结构示意图；图6是在硅柱上侧制作出隔离氧化层后的结构示意图；图7是在第一沟槽内制作出栅氧化层后的结构示意图；图8是在隔离氧化层的上侧制作出多晶硅栅和第二氧化层后的结构示意图；图9是在第二外延层内制作出体区和源区后的结构示意图；图10是在介质层上刻蚀出连接孔后的结构示意图；图11是刻蚀形成源极金属后的结构示意图；图12是超结和SGT新型复合MOSFET的仿真结构示意图；图13是本专利技术实施例的MOSFET与传统的MOSFET仿真电场分布对比图；图14是超结和SGT新型复合MOSFET的仿真掺杂浓度分布曲线图；图15是超结和SGT新型复合MOSFET的仿真电势线分布图。
具体实施方式
[0016]下面结合附图和具体实施例，进一步阐明本专利技术，本实施例在以本专利技术技术方案为前提下进行实施，应理解这些实施例仅用于说明本专利技术而不用于限制本专利技术的范围。...

【技术保护点】

【技术特征摘要】
1.一种超结和SGT新型复合MOSFET的制造方法，其特征在于，包括：提供第一导电类型的衬底，在所述衬底的上侧制作外延层，所述外延层包括依次设置在衬底上侧的第一外延层和第二外延层，所述第一外延层的掺杂浓度大于第二外延层的掺杂浓度；在所述外延层上刻蚀形成若干第一沟槽，所述第一沟槽的下端设置在第一外延层内；在所述第二外延层的上侧及第一沟槽内生长第一氧化层；在所述第一沟槽下侧的第一外延层上刻蚀形成第二沟槽；在所述第一沟槽和第二沟槽内制作第二导电类型的硅柱，并将所述第一沟槽上端内的硅柱及其四周的第一氧化层和第二外延层上侧的第一氧化层刻蚀掉；在所述硅柱上侧的第一沟槽内制作隔离氧化层；在所述隔离氧化层上侧的第一沟槽内侧生长栅氧化层；在所述隔离氧化层上侧的第一沟槽内制作第一导电类型的多晶硅栅，在所述多晶硅栅的上侧生长第二氧化层；在所述栅氧化层四周的第二外延层内执行体区注入操作和体区退火操作，以制作形成第二导电类型的体区；并在所述体区的上端执行源区光刻操作、源区注入操作和源区退火操作，以制作形成第一导电类型的源区；在所述第二外延层的上侧淀积介质层，并在所述介质层和第二外延层上刻蚀形成连接孔；在所述介质层的上侧及连接孔内沉积金属层，所述金属层经刻蚀形成源极金属和栅极金属，所述源极金属与源区、体区和硅柱分别连接。2.根据权利要求1所述的超结和SGT新型复合MOSFET的制造方法，其特征在于，所述第一外延层的掺杂浓度为4E16
‑
7E16，所述第二外延层的掺杂浓度为1E16
‑
2E16。3.根据权利要求1所述的超结和SGT新型复合MOSFET的制造方法，其特征在于，在刻蚀形成第一沟槽后，对所述第一沟槽下侧的第一外延层注入第二导电类型的元素，注入能量为20keV
‑
30keV，注入计量为1E12
‑
3E12。4.根据权利要求1所述的超结和SGT新型复合MOSFET的制造方法，其特征在于，还包括：在制作形成连接孔后，对连接孔下侧的第二外延层执行连接孔注入操作和连接孔退火操作，所述连接孔注入操作包括两次元素注入，两次注入的元素分别为BF2和B，注入的剂量为2E14
‑
5E14，注入的能量为30
‑
40KeV，连接孔退火操作的退火条件为950℃/30s；在连接孔下侧的第二外延层上依次进行Ti、TiN层淀积，最后再进行钨金属填充并回刻，以形成欧姆接触孔。5.根据权利要求1所述的超结和SGT新型复合MOSFET的制造方法，其特征在于，...

【专利技术属性】
技术研发人员：薛璐，陶瑞龙，李加洋，胡兴正，刘海波，
申请(专利权)人：南京华瑞微集成电路有限公司，
类型：发明
国别省市：