集成鳍式SBD结构的沟槽栅MOSFET及其制造方法技术

本发明专利技术公开了一种集成鳍式SBD结构的沟槽栅MOSFET及其制造方法。该方法包括在外延层的上侧刻蚀形成外露于外延层上侧的SBD接触台，在SBD接触台两侧的外延层上侧淀积形成介质层，并在介质层上刻蚀形成金属淀积区；在第一阱区和第二阱区的上侧制作形成欧姆接触区，同时在SBD接触台的上侧及两侧制作形成SBD接触区，SBD接触区与SBD接触台配合形成鳍式SBD结构。本发通过SBD接触台与SBD接触区配合形成的鳍式SBD结构来提高器件的反向恢复速度，降低反向恢复时间Trr，并使SBD接触区由平面结构升级为三维立体结构，大辐增加接触面积，从而在Trr相同时，占用的芯片面积更小。占用的芯片面积更小。占用的芯片面积更小。

【技术实现步骤摘要】
集成鳍式SBD结构的沟槽栅MOSFET及其制造方法


[0001]本专利技术涉及半导体
，具体涉及一种集成鳍式SBD结构的沟槽栅MOSFET及其制造方法。

技术介绍

[0002]传统的沟槽型功率器件结构中由于存在寄生的二极管，直接影响了器件的开关速度。寄生二极管的反向恢复时间较长，导致了器件动态损耗较大。沟槽型的功率器件常用于DC/DC转换器等工作环境下，因此需要通过并联SBD来减小Trr。
[0003]现有技术通常的做法如图1所示，SBD结构通过裂源或者裂栅的方式被集成在器件的元胞中，这两种结构存在缺点：1、将SBD结构通过刻蚀孔的方式引入硅体内部，会影响器件的耐压和阈值电压，增大了器件的接触电阻，甚至使器件的雪崩耐量能力下降。2、为了达到足够小的Trr，需要增加SBD结构接触孔的面积，面积越大，Trr越小，因此一般需要占用10%左右的芯片面积，甚至更多；3、工艺流程复杂，工艺控制难度较大，制造成本高。

技术实现思路

[0004]本专利技术的目的是针对现有技术存在的不足，提供一种集成鳍式SBD结构的沟槽栅MOSFET及其制造方法。
[0005]为实现上述目的，在第一方面，本专利技术提供了一种集成鳍式SBD结构的沟槽栅MOSFET的制造方法，包括：提供第一导电类型的衬底，在所述衬底的上侧制作外延层；在所述外延层的上侧刻蚀形成外露于外延层上侧的SBD接触台；在所述SBD接触台两侧的外延层上刻蚀形成沟槽；在所述沟槽的内侧生长栅氧化层；在所述沟槽内制作形成第一导电类型的多晶硅栅；在所述沟槽两侧的外延层内制作第二导电类型的体区，并在所述体区的上端制作形成第一导电类型的第一阱区和第二导电类型的第二阱区，所述第一阱区设置在沟槽的两侧，所述第二阱区设置在第一阱区的两侧；在所述SBD接触台两侧的外延层上侧淀积形成介质层，并在所述介质层上刻蚀形成金属淀积区；在所述第一阱区和第二阱区的上侧制作形成欧姆接触区，同时在所述SBD接触台的上侧及两侧制作形成SBD接触区，所述SBD接触区与SBD接触台配合形成鳍式SBD结构；在所述金属淀积区内以及所述介质层和鳍式SBD结构的上侧溅射金属层，所述金属层经刻蚀形成源极金属和栅极金属。
[0006]进一步的，所述SBD接触台的宽度为0.2um
‑
1.0um。
[0007]进一步的，所述SBD接触台的宽度小于其高度。
[0008]进一步的，所述SBD接触台的高度为其宽度的2至3倍。
[0009]进一步的，所述欧姆接触区和SBD接触区通过依次淀积钛层和氮化钛层并退火形成，退火温度为800℃，退火时间为30s。
[0010]在第二方面，本专利技术提供了一种集成鳍式SBD结构的沟槽栅MOSFET，包括第一导电类型的衬底和设置在所述衬底上侧的外延层，所述外延层的上侧经刻蚀形成有外露于外延层上侧的SBD接触台，所述SBD接触台两侧的外延层上刻蚀形成有沟槽，所述沟槽的内侧生长有栅氧化层，且其内侧制作形成有第一导电类型的多晶硅栅，所述沟槽两侧的外延层内制作形成有第二导电类型的体区，所述体区的上端制作形成第一导电类型的第一阱区和第二导电类型的第二阱区，所述第一阱区设置在沟槽的两侧，所述第二阱区设置在第一阱区的两侧，所述SBD接触台两侧的外延层上侧淀积形成介质层，并在所述介质层上刻蚀形成金属淀积区，所述第一阱区和第二阱区的上侧制作形成欧姆接触区，同时在所述SBD接触台的上侧及两侧制作形成SBD接触区，所述SBD接触区与SBD接触台配合形成鳍式SBD结构，所述金属淀积区内以及所述介质层和鳍式SBD结构的上侧溅射有金属层，所述金属层经刻蚀形成源极金属和栅极金属。
[0011]进一步的，所述SBD接触台的宽度为0.2um
‑
1.0um。
[0012]进一步的，所述SBD接触台的宽度小于其高度。
[0013]进一步的，所述SBD接触台的高度为其宽度的2至3倍。
[0014]进一步的，所述欧姆接触区和SBD接触区通过依次淀积钛层和氮化钛层并退火形成，退火温度为800℃，退火时间为30s。
[0015]有益效果：1、本专利技术通过刻蚀外延层，露出的SBD接触台，通过淀积肖特基势垒金属，形成SBD接触区，通过SBD接触台与SBD接触区配合形成的鳍式SBD结构来提高器件的反向恢复速度，降低反向恢复时间Trr；2、本专利技术通过引入鳍式结构，使SBD接触区由平面结构升级为三维立体结构，大辐增加接触面积，从而在Trr相同时，占用的芯片面积更小；3、由于SBD结构制作在沟槽MOS上方，并不会影响器件的整体结构，可以使器件的性能达到稳定；4、工艺简单，可与传统工艺兼容，可减少制作成本。
附图说明
[0016]图1是现有的MOSFET的结构示意图；图2是在衬底上制作出外延层后的结构示意图；图3是在外延层上刻蚀形成SBD接触台后的结构示意图；图4是在外延层上刻蚀出沟槽后的结构示意图；图5是在沟槽内生长栅氧化层后的结构示意图；图6是在沟槽内制作出多晶硅栅后的结构示意图；图7是在体区内制作出第一阱区和第二阱区后的结构示意图；图8是对介质层进行刻蚀后的结构示意图；图9是本专利技术实施例的集成鳍式SBD结构的沟槽栅MOSFET的结构示意图。
具体实施方式
[0017]下面结合附图和具体实施例，进一步阐明本专利技术，本实施例在以本专利技术技术方案为前提下进行实施，应理解这些实施例仅用于说明本专利技术而不用于限制本专利技术的范围。
[0018]如图2至图9所示，本专利技术实施例提供了一种集成鳍式SBD结构的沟槽栅MOSFET的制造方法，包括：参见图2，提供第一导电类型的衬底1，在衬底1的上侧制作外延层2。以第一导电类型为N型、第二导电类型为P型为例，N型的衬底1一般采用砷元素或磷元素掺杂。外延层2的电阻率和厚度由不同的器件耐压决定，通常外延层2的厚度为3
‑
15um，外延层2的电阻率0.1
‑
1Ω.cm。
[0019]参见图3，在外延层2的上侧刻蚀形成外露于外延层2上侧的SBD接触台3。SBD接触台3的宽度w优选为0.2um
‑
1.0um，且其宽度要小于其高度h，有益于改善漏电。一般可将SBD接触台3的高度h设置为宽度w的2至3倍。在刻蚀形成SBD接触台3之后，可经过牺牲氧化等氧化过程，可以去除SBD接触台3台面上的杂质，起到修复台面的作用，有利于形成良好的肖特基接触，提高器件的可靠性。
[0020]参见图4，在SBD接触台3两侧的外延层2上刻蚀形成沟槽4。具体的，先在SBD接触台3两侧的外延层2的表面淀积一层二氧化硅，二氧化硅的厚度为4000埃左右，其厚度可根据沟槽4的形貌做微调。然后依次进行沟槽光刻、刻蚀形成沟槽4，沟槽4的深度优选为0.6
‑
2um，沟槽4的宽度优选为0.2
‑
1.2um，沟槽4侧壁的倾斜角度优选为89度。还可在沟槽4的侧壁上通过干法氧化形成一层厚度500
‑
2000埃的牺牲氧化层，氧化温度1000
...

【技术保护点】

【技术特征摘要】
1.集成鳍式SBD结构的沟槽栅MOSFET的制造方法，其特征在于，包括：提供第一导电类型的衬底，在所述衬底的上侧制作外延层；在所述外延层的上侧刻蚀形成外露于外延层上侧的SBD接触台；在所述SBD接触台两侧的外延层上刻蚀形成沟槽；在所述沟槽的内侧生长栅氧化层；在所述沟槽内制作形成第一导电类型的多晶硅栅；在所述沟槽两侧的外延层内制作第二导电类型的体区，并在所述体区的上端制作形成第一导电类型的第一阱区和第二导电类型的第二阱区，所述第一阱区设置在沟槽的两侧，所述第二阱区设置在第一阱区的两侧；在所述SBD接触台两侧的外延层上侧淀积形成介质层，并在所述介质层上刻蚀形成金属淀积区；在所述第一阱区和第二阱区的上侧制作形成欧姆接触区，同时在所述SBD接触台的上侧及两侧制作形成SBD接触区，所述SBD接触区与SBD接触台配合形成鳍式SBD结构；在所述金属淀积区内以及所述介质层和鳍式SBD结构的上侧溅射金属层，所述金属层经刻蚀形成源极金属和栅极金属。2.根据权利要求1所述的集成鳍式SBD结构的沟槽栅MOSFET的制造方法，其特征在于，所述SBD接触台的宽度为0.2um
‑
1.0um。3.根据权利要求1所述的集成鳍式SBD结构的沟槽栅MOSFET的制造方法，其特征在于，所述SBD接触台的宽度小于其高度。4.根据权利要求3所述的集成鳍式SBD结构的沟槽栅MOSFET的制造方法，其特征在于，所述SBD接触台的高度为其宽度的2至3倍。5.根据权利要求1所述的集成鳍式SBD结构的沟槽栅MOSFET的制造方法，其特征在于，所述欧姆接触区和SBD接触区通过依次淀积钛层和氮化钛层并退火形成，退火温度为800℃，退...

【专利技术属性】
技术研发人员：李加洋，吴磊，胡兴正，薛璐，刘海波，
申请(专利权)人：南京华瑞微集成电路有限公司，
类型：发明
国别省市：