扩展存储器组件制造技术

描述与扩展存储器微代码组件相关的用于执行扩展存储器操作的系统、设备及方法。一种实例设备可包含多个计算装置。所述计算装置中的每一者可包含处理单元及存储器阵列。所述实例设备可包含耦合到所述多个计算装置中的每一者且各自包括微代码指令集的多个微代码组件。所述实例设备可进一步包含耦合到主机及所述多个计算装置中的每一者的通信子系统。所述多个计算装置中的每一者可经配置以从所述主机接收请求、检索所述微代码指令集中的至少一者、传送命令及所述微代码指令集中的所述至少一者、及接收执行所述操作的结果。及接收执行所述操作的结果。及接收执行所述操作的结果。

【技术实现步骤摘要】
扩展存储器组件


[0001]本公开大体上涉及半导体存储器及方法，且更特定来说，涉及用于扩展存储器组件的设备、系统及方法。

技术介绍

[0002]存储器装置通常被提供为计算机或其它电子系统中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性存储器及非易失性存储器。易失性存储器可能需要电力来维持其数据(例如，主机数据、错误数据等)且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)及晶闸管随机存取存储器(TRAM)等。非易失性存储器可通过在不供电时保持所存储的数据提供持久性数据且可包含NAND快闪存储器、NOR快闪存储器及电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)及磁阻随机存取存储器(MRAM)，例如自旋力矩转移随机存取存储器(STT RAM)等。
[0003]存储器装置可经耦合到主机(例如主机计算装置)以存储数据、命令及/或指令以在计算机或电子系统正操作时供主机使用。举例来说，数据、命令及/或指令可在计算或其它电子系统的操作期间在主机与存储器装置之间传送。

技术实现思路

[0004]描述一种扩展存储器组件的设备。在一些实例中，所述设备可包括：多个计算装置，其各自包括：处理单元，其经配置以对数据块执行操作；及存储器阵列，其经配置为每一相应处理单元的高速缓存；多个微代码组件，其耦合到所述多个计算装置中的每一者且各自包括微代码指令集；及通信子系统，其耦合到主机及所述多个计算装置中的每一者；其中所述多个计算装置中的每一者经配置以：从所述主机接收执行操作的请求；检索所述微代码指令集中的至少一者；传送命令及所述微代码指令集中的所述至少一者来执行所述操作的至少一部分；及接收执行所述操作的结果。
[0005]描述一种扩展存储器组件的设备。在一些实例中，所述设备可包括：多个计算装置，其各自包括：处理单元，其经配置以对数据块执行操作；及存储器阵列，其经配置为每一相应处理单元的高速缓存；多个微代码组件，其耦合到所述多个计算装置中的每一者且各自包括微代码指令集；且包括耦合到所述多个计算装置中的每一者的多个通信子系统，其中所述多个通信子系统中的每一者经耦合到至少一个硬件加速器；其中所述多个计算装置中的每一者经配置以：从所述主机接收执行操作的请求；从所述微代码组件检索所述微代码指令集中的至少一者；经由所述多个通信子系统中的至少一者传送命令及所述微代码指令集中的所述至少一者以使用所述至少一个硬件加速器执行所述操作的至少一部分；及从所述至少一个硬件加速器接收执行所述操作的结果。
[0006]描述一种扩展存储器组件的系统。在一些实例中，所述系统可包括：多个计算装置，其各自包括：处理单元，其经配置以对数据块执行操作；及存储器阵列，其经配置为每一
相应处理单元的高速缓存；多个微代码组件，其各自耦合到所述多个计算装置中的相应者且各自存储微代码指令集；第一通信子系统，其耦合到主机及所述多个计算装置中的每一者；及多个第二通信子系统，其耦合到所述多个计算装置中的每一者，其中所述多个第二通信子系统中的每一者经耦合到至少一个硬件加速器；及非易失性存储器装置，其耦合到所述多个第二通信子系统中的至少一者；其中所述多个计算装置中的每一者经配置以：从所述主机接收执行操作的请求，其中所述请求包括命令及所述微代码组件中的至少一者内的用以存取微代码指令的位置的指示；存取所述微代码组件中的所述至少一者内的所述位置处的所述微代码指令；及经由所述多个第二通信子系统中的一者将执行所述操作的至少一部分的所述命令及所述经存取微代码指令发送到所述至少一个硬件加速器；及从所述至少一个硬件加速器接收执行所述操作的所述部分的结果。
[0007]描述一种用于扩展存储器组件的方法。在一些实例中，所述方法可包括：经由第一通信子系统将命令从主机传送到多个计算装置中的至少一者，其中所述命令包括包含用于执行操作的微代码指令的耦合到所述多个计算装置中的所述至少一者的微代码组件内的位置的指示；存取所述微代码组件中的所述微代码指令；经由第二通信子系统将与所述命令相关联的数据块从存储器装置传送到所述多个计算装置中的所述至少一者；通过响应于所述命令及所述数据块被所述多个计算装置中的所述至少一者接收对所述数据块执行所述微代码指令来由所述多个计算装置中的所述至少一者执行操作；及经由所述第一通信子系统将所述操作的结果传送到所述主机。
附图说明
[0008]图1是根据本公开的数个实施例的呈包含包括第一通信子系统、第二多个通信子系统及多个存储器装置的设备的计算系统的形式的功能框图。
[0009]图2A是根据本公开的数个实施例的呈包含包括第一多个通信子系统、第二多个通信子系统及多个存储器装置的设备的计算系统的形式的又另一功能框图。
[0010]图2B是根据本公开的数个实施例的呈包含包括通信子系统、多个计算装置及多个微代码组件的设备的计算系统的形式的又另一功能框图。
[0011]图3是根据本公开的数个实施例的呈包含包括计算核心、多个通信子系统及多个存储器装置的设备的计算系统的形式的又另一功能框图。
[0012]图4是根据本公开的数个实施例的呈包含数个端口的计算核心的设备的形式的功能框图。
[0013]图5是表示根据本公开的数个实施例的对应于扩展存储器架构的实例方法的流程图。
具体实施方式
[0014]描述与用于执行扩展存储器操作的扩展存储器微代码组件相关的系统、设备及方法。一种实例设备可包含多个计算装置。所述计算装置中的每一者可包含：处理单元，其经配置以对数据块执行操作；及存储器阵列，其经配置为每一相应处理单元的高速缓存。所述实例设备可包含耦合到所述多个计算装置中的每一者且各自包括微代码指令集的多个微代码组件。所述实例设备可进一步包含耦合到主机及所述多个计算装置中的每一者的通信
子系统。所述多个计算装置中的每一者可经配置以从主机接收执行操作的请求、检索所述微代码指令集中的至少一者、传送命令及所述微代码指令集中的所述至少一者来执行所述操作的至少一部分、及接收执行所述操作的结果。
[0015]扩展存储器架构可传送执行由单个地址及操作数指定的操作的指令且可由包含处理单元及存储器资源的计算装置执行。计算装置可在无需接收介入命令的情况下对流式传输通过计算装置的数据执行扩展存储器操作。在实例中，计算装置经配置以接收执行包括使用计算装置的处理单元对数据执行操作的操作的命令及确定对应于所述操作的操作数被存储于存储器资源中。
[0016]如下文将进一步描述，执行操作的命令可包含用以执行操作的微代码指令的位置的指示。微代码指令的位置可在扩展存储器组件内，所述扩展存储器组件也称为微代码组件。微代码组件可包含可由计算装置存取以便执行操作的多个微代码指令。计算装置可使用存储于存储器资源中的操作数及/或存储于微代码组件中的微代码指令进一步执行操作。以此方式，计算装置可节省存储空间且可卸载微代码指令的存取使得越来越多的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种扩展存储器组件的设备，其包括：多个计算装置(110
‑
1、110
‑
2、210
‑
1、210
‑
2、210
‑
3、210
‑
4、210
‑
5、310、410)，其各自包括：处理单元，其经配置以对数据块执行操作；及存储器阵列，其经配置为每一相应处理单元的高速缓存；多个微代码组件(117
‑
1、117
‑
2、217
‑
1、217
‑
2、217
‑
3、217
‑
4、217
‑
5、317)，其耦合到所述多个计算装置(110
‑
1、110
‑
2、210
‑
1、210
‑
2、210
‑
3、210
‑
4、210
‑
5、310、410)中的每一者且各自包括微代码指令集；及通信子系统(108)，其耦合到主机(102、202、302)及所述多个计算装置(110
‑
1、110
‑
2、210
‑
1、210
‑
2、210
‑
3、210
‑
4、210
‑
5、310、410)中的每一者；其中所述多个计算装置(110
‑
1、110
‑
2、210
‑
1、210
‑
2、210
‑
3、210
‑
4、210
‑
5、310、410)中的每一者经配置以：从所述主机(102、202、302)接收执行操作的请求；检索所述微代码指令集中的至少一者；传送命令及所述微代码指令集中的所述至少一者来执行所述操作的至少一部分；及接收执行所述操作的结果。2.根据权利要求1所述的设备，其中所述多个微代码组件(117
‑
1、117
‑
2、217
‑
1、217
‑
2、217
‑
3、217
‑
4、217
‑
5、317)中的至少一者是静态随机存取装置SRAM。3.根据权利要求1所述的设备，其中所述计算装置(110
‑
1、110
‑
2、210
‑
1、210
‑
2、210
‑
3、210
‑
4、210
‑
5、310、410)中的每一者经配置以从所述微代码组件(117
‑
1、117
‑
2、217
‑
1、217
‑
2、217
‑
3、217
‑
4、217
‑
5、317)而非从接收所述请求及传送所述命令的相应计算装置(110
‑
1、110
‑
2、210
‑
1、210
‑
2、210
‑
3、210
‑
4、210
‑
5、310、410)内的高速缓存检索执行所述操作的指令。4.根据权利要求1所述的设备，其中经配置以接收所述请求的所述计算装置(110
‑
1、110
‑
2、210
‑
1、210
‑
2、210
‑
3、210
‑
4、210
‑
5、310、410)中的每一者包括经配置以接收对应微代码组件(117
‑
1、117
‑
2、217
‑
1、217
‑
2、217
‑
3、217
‑
4、217
‑
5、317)内的用以存取对应微代码指令的位置的指示的所述计算装置(110
‑
1、110
‑
2、210
‑
1、210
‑
2、210
‑
3、210
‑
4、210
‑
5、310、410)中的每一者。5.根据权利要求1到4中任一权利要求所述的设备，其中所述通信子系统(108)是外围组件互连高速PCIe接口。6.根据权利要求1到4中任一权利要求所述的设备，其中对所述数据块执行的所述操作包括其中所述数据中的至少一些被排序、重新排序、移除或丢弃的操作、逗号分割值解析操作或这两者。7.根据权利要求1到4中任一权利要求所述的设备，其中所述多个计算装置(110
‑
1、110
‑
2、210
‑
1、210
‑
2、210
‑
3、210
‑
4、210
‑
5、310、410)中的每一者经配置为顺应精简指令集计算机RISC的。8.一种扩展存储器组件的设备，其包括：多个计算装置(110
‑
1、110
‑
2、210
‑
1、210
‑
2、210
‑
3、210
‑
4、210
‑
5、310、410)，其各自包括：
处理单元，其经配置以对数据块执行操作；及存储器阵列，其经配置为每一相应处理单元的高速缓存；多个微代码组件(117
‑
1、117
‑
2、217
‑
1、217
‑
2、217
‑
3、217
‑
4、217
‑
5、317)，其耦合到所述多个计算装置(110
‑
1、110
‑
2、210
‑
1、210
‑
2、210
‑
3、210
‑
4、210
‑
5、310、410)中的每一者且各自包括微代码指令集；且包括耦合到所述多个计算装置(110
‑
1、110
‑
2、210
‑
1、210
‑
2、210
‑
3、210
‑
4、210
‑
5、310、410)中的每一者的多个通信子系统，其中所述多个通信子系统中的每一者经耦合到至少一个硬件加速器(114、214、314)；其中所述多个计算装置(110
‑
1、110
‑
2、210
‑
1、210
‑
2、210
‑
3、210
‑
4、210
‑
5、310、410)中的每一者经配置以：从所述主机(102、202、302)接收执行操作的请求；从所述微代码组件(117
‑
1、117
‑
2、217
‑
1、217
‑
2、217
‑
3、217
‑
4、217
‑
5、317)检索所述微代码指令集中的至少一者；经由所述多个通信子系统中的至少一者传送命令及所述微代码指令集中的所述至少一者以使用所述至少一个硬件加速器(114、214、314)执行所述操作的至少一部分；及从所述至少一个硬件加速器(114、214、314)接收执行所述操作的结果。9.根据权利要求8所述的设备，其中所述加速器(114、214、314)是芯片上加速器且经耦合到静态随机存取装置SRAM。10.根据权利要求8所述的设备，其中所述加速器(114、214、314)是芯片上加速器且经耦合到算术逻辑单元ALU，所述ALU经配置以执行算术运算或逻辑运算或这两者。11.根据权利要求8所述的设备，其中所述至少一个硬件加速器(114、214、314)经配置以通过存取耦合到所述多个第二通信子系统的非易失性存储器装置(116
‑
1、116
‑
N、216
‑
1、216
‑
N、316
‑
1、316
‑
N)来执行所述操作。12.根据权利要求8所述的设备，其中所述至少一个硬件加速器(114、214、314)经配置以发送使额外硬件加速器执行所述操作的一部分的请求。13.根据权利要求8到12中任一权利要求所述的设备，其中所述多个计算装置(110
‑
1、110
‑
2、210
‑
1、210
‑
2、210
‑
3、210
‑
4、210
‑
5、310、410...

【专利技术属性】
技术研发人员：V，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：