减小GIDL效应的方法技术

本发明专利技术公开了一种减小ＧＩＤＬ效应的方法，在多晶硅栅极刻蚀后，氮化硅层淀积前增加注入剂量为５ｅ１２～１ｅ１３ｃｍ↑［－２］，角度为１５度～４５度，能量为３０ｋｅＶ～６０ｋｅＶ的硼，可使在漏端与多晶硅栅极的重叠处形成一层浓度很高的离子注入层。本发明专利技术可有效地减小ＧＩＤＬ效应，并有效控制漏区的横向扩散及其对器件特性的影响。

【技术实现步骤摘要】

本专利技术涉及一种改善高压器件漏电的方法，特别是指一种减小GIDL 效应的方法。技术背景由于对于高压器，漏端采用低剂量、高能量的扩散形成，使得漏端与 多晶硅栅极有很大的重叠处，该重叠处的有较高的栅极诱生漏电流 (Gate-induced Drain Leakage GIDL)，从而使漏电流增力口。常规的高压P沟道金属氧化物半导体(P channel Metal Oxide Semiconductor PM0S)如图1所示，画圈的位置为重叠处，所述重叠处， 在栅极加上一定电压后，由于受到电场的作用，形成漏电流。如果增加该 处的浓度，可以有效降低GIDL，但是仅仅增加源漏的注入度，就会加大 横向扩散，使有效沟道长度减小，进一步影响到开启电压(Vt)，饱和电 流(Ion)等器件的关键特性。因此，在此
中，需要一种减小GIDL效应的方法，能够有效 地减小GIDL效应的同时有效控制漏区的横向扩散及对器件特性的影响。
技术实现思路
本专利技术要解决的技术问题是提供一种减小GIDL效应的方法，能够有 效地减小GIDL效应，同时不影响器件的其它特性。为解决上述技术问题，本专利技术的减小GIDL效应的方法，多晶硅栅极刻蚀后，氮化硅层淀积前注入剂量为5el2 lel3cm2，角度为15度 45度，能量为30keV 60keV的硼。所述注入硼，其剂量为8el2cm2，角度为30度，能量为45keV。 本专利技术减小GIDL效应的方法，在多晶硅栅极刻蚀后，氮化硅层淀积前在该处进行高剂量、高角度、低能量的一次离子注入，可以在该重叠处形成一层浓度很高的离子注入层，从而有效地减小GIDL效应，有效控制了漏区的横向扩散及其对器件特性的影响。 附图说明下面结合附图与具体实施方式对本专利技术作进一步详细的说明。 图1是高压PM0S的剖面图；图2是本专利技术实施例增加硼注入工艺程序示意图；图3是本专利技术实施例结果示意图。具体实施方式本专利技术是在多晶硅栅极刻蚀后，氮化硅层淀积前增加一次高剂量、高 角度、低能量的注入，从而有效地减小GIDL效应，同时不影响器件的其它 特性。以P沟道金属氧化物半导体(P channel Metal Oxide Semiconductor PM0S)的制作工艺为例，如一般的工艺流程，首先形成高压N阱后，高温 氧化，形成一层氧化层作为栅极氧化层。涂上光刻胶，曝光后进行P型注入，然后去除光刻胶及氧化层，如图 2所示，再形成新的栅极氧化层，并在栅极氧化层上淀积-一层多晶硅栅。刻蚀多晶硅，形成多晶硅栅及栅极氧化层之后，增加一次与源区、漏区同型(如丽OS采用N型，PMOS采用P型)的高剂量、高角度、低能量 的离子注入，其注入剂量为8el2cm2，角度为30度，能量为45keV的硼。如图3所示，虚线部分为本实施例增加的一次P型高剂量、高角度、 低能量的离子注入层。其次，在现有工艺采用直接淀积氮化硅层，但在本专利技术中，去除光刻 胶，淀积一层氮化硅层。下一步工艺与现有工艺完全相同，刻蚀氮化硅，形成氮化硅侧墙， 然后进行源区、漏区的注入(对于PM0S而言，所述源漏注入为P型)，所 述源、漏注入经过高温过程后，所注入的杂质向下扩散，形成P型源、漏 区。经过上述步骤，就在多晶硅栅极和漏区之间的重叠处，形成了一层浓 度较高的掺杂区域，从而可以有效降低GIDL。本文档来自技高网...

【技术保护点】
一种减小ＧＩＤＬ效应的方法，其特征在于：多晶硅栅极刻蚀后，氮化硅层淀积前增加注入硼，其剂量为５ｅ１２～１ｅ１３ｃｍ↑［－２］，角度为１５度～４５度，能量为３０ｋｅＶ～６０ｋｅＶ。

【技术特征摘要】
1、一种减小GIDL效应的方法，其特征在于多晶硅栅极刻蚀后，氮化硅层淀积前增加注入硼，其剂量为5e12～1e13cm-2，角度为15度～45度，能量为3...

【专利技术属性】
技术研发人员：钱文生，郭永芳，胡君，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31[中国|上海]