用于混合取向衬底的改进非晶化／模板化再结晶方法技术

一种改进的非晶化／模板化再结晶（ＡＴＲ）方法，其用来制造低缺陷密度混合取向衬底。用于混合取向衬底制造的ＡＴＲ方法通常从具有第一取向硅层开始，其接合在具有第二取向的第二硅层或衬底上。第一硅层的所选区被非晶化然后通过用第二硅层作为模板再结晶为第二硅层的取向。本发明专利技术的工艺流程解决现有技术的ＡＴＲ方法没有解决的两个主要困难：在沟槽限定的非晶化硅区边缘产生“棱角缺陷”，和在没有被沟槽限定的非ＡＴＲ化区的高温再结晶后缺陷去除退火过程中不必要取向的改变。具体地，本发明专利技术提供的工艺流程包括以下步骤：（ｉ）对无沟槽衬底区域执行的非晶化和低温再结晶；（ｉｉ）含在ＡＴＲ化区边缘的缺陷区的沟槽隔离区的形成；以及（ｉｉｉ）沟槽隔离区设置在适当位置，执行高温缺陷去除退火。

【技术实现步骤摘要】
【国外来华专利技术】
0001本专利技术涉及晶体衬底结构，如高性能互补金属氧化物半导 体(CMOS)电路，其中通过利用p沟道场效应晶体管(pFET)和n 沟道场效益晶体管(nFET)的不同半导体表面取向增强载流子迁移 率。更具体地，本专利技术涉及改进的非晶化/模板化 Umorphization/templated )再结晶技术，其用于制造包括具有不同 表面晶体取向的半导体的平面混合(hybrid)取向衬底结构。
技术介绍
0002半导体器件技术日渐依靠特殊半导体衬底来改善互补金属 氧化物半导体(CMOS )电路中n沟道MOSFET ( nFET )和p沟道 MOSFET (pFET)的性能。例如，载流子迁移率对硅取向的强依赖 关系导致了对混合取向的硅衬底的兴趣增加，其中nFET是在(100) 取向的硅(电子迁移率较高的取向)中形成的，pFET是在(110)取 向的硅(空穴迁移率较高的取向)中形成的，如M. Yang等人在在 具有不同晶体取向的混合衬底上制造的高性能CMOS, IEDM 2003 Paper 18.7中描述的那样。0003用于制造混合取向衬底，如在美国公开No. 20050116291 A本文档来自技高网...

【技术保护点】
一种形成低缺陷密度混合取向衬底的方法，包括：提供混合取向衬底，该衬底包括设置在具有第二表面取向的下面半导体衬底上的第一表面取向的直接半导体接合层，其中直接半导体接合层的所选区被非晶化并在第一温度或低于第一温度下经再结晶退火，从而提供具有第二表面取向的所述直接半导体接合层的所选区；形成电介质隔离区从而将具有所述第二表面取向的直接半导体接合层的所选区和具有第一表面取向的直接半导体接合层的区横向分开，其中电介质隔离区延伸到至少与直接半导体接合层厚度一样深的深度；以及在第二温度或低于第二温度下执行缺陷去除退火，第二温度高于第一温度。

【技术特征摘要】
【国外来华专利技术】US 2005-6-1 11/142,6461.一种形成低缺陷密度混合取向衬底的方法，包括提供混合取向衬底，该衬底包括设置在具有第二表面取向的下面半导体衬底上的第一表面取向的直接半导体接合层，其中直接半导体接合层的所选区被非晶化并在第一温度或低于第一温度下经再结晶退火，从而提供具有第二表面取向的所述直接半导体接合层的所选区；形成电介质隔离区从而将具有所述第二表面取向的直接半导体接合层的所选区和具有第一表面取向的直接半导体接合层的区横向分开，其中电介质隔离区延伸到至少与直接半导体接合层厚度一样深的深度；以及在第二温度或低于第二温度下执行缺陷去除退火，第二温度高于第一温度。2. 如权利要求l所述的方法，其中具有第二表面取向的所述下面半导体衬底包括绝缘体上半导体层。3. 如权利要求l所述的方法，其中所述直接半导体接合层和所 述下面半导体衬底包括从SiGe， Si和Ge中选择的半导体材料。4. 如权利要求3所述的方法，半导体材料进一步包括掺杂剂。5. 如权利要求3所述的方法，其中所述半导体材料包括应变和 非应变层的任意组合。6. 如权利要求l所述的方法，其中所述第一和第二表面取向包 括100， 110或111中的一个。7. 如权利要求l所述的方法，其中所述第一表面取向是110而 所述第二表面取向是100。8. 如权利要求l所述的方法，其中所述提供所述混合取向衬底 包括(i)形成双层模板叠层，双层模板叠层包括设置在下面半导体衬 底上的所述直接半导体接合层，(ii)向下非晶化直接半导体接合层 的所选区至下面半导体衬底层，从而留下具有非晶化和原始取向区的所选区，和(iii)在所述第一温度或低于第一温度下执行再结晶退火从而转化非晶化区为具有下面半导体衬底的取向的取向改变半导体区。9. 如权利要求i所述的方法，其中所述再结晶退火包括在约500℃到约900℃温度范围内退火。10. 如权利要求l所述的方法，其中所述缺陷去除退火包括在约1200℃到约1350℃温度范围内退火。11. 如权利要求l所述的方法，其中所述电介质隔离区是沟槽隔离区。12. 如权利要求l所述的方法，其中所述电介质隔离区在缺陷去除退火之前被用可去除绝缘体填充或部分填充，所述可除去绝缘体在缺陷去除退火之后被永久绝缘体取代。13. 如权利要求l所述的方法，其中所述第一表面取向的直接半导体层、所述第二表面取向的所选区和所述电介质隔离区的每一个都具有彼此共面的上表面。14. 一种形成低缺陷密度混合取向绝缘体上半导体衬底的方法， 包括以下步骤在绝...

【专利技术属性】
技术研发人员：凯斯E弗格尔，凯瑟琳L萨恩格尔，宋均镛，尹海洲，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]