多晶片集成电路封装制造技术

本发明专利技术揭示一种用于集成电路的多晶片封装。提供绝缘体层且在其内形成一个或一个以上通路。可在不具有通路的情况下提供所述绝缘体，且稍后形成通路。提供至少一个集成电路且将其电耦合到上覆于所述绝缘体层的一个表面上的第一引线框架的至少一个引线。提供至少一个第二集成电路且将其电耦合到上覆于所述绝缘体层的第二表面上的第二引线框架。通过将所述第一及第二引线框架的至少一个引线彼此耦合而在选定位置处穿过所述绝缘体进行所述两个引线框架与所述第一及第二集成电路之间的电连接。可通过焊接工艺将所述第一及第二引线框架的引线物理耦合到所述绝缘体中的通路内。还说明一种可抽换式存储卡封装。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术及所说明的各实施例大体来说涉及制作包含多于一个集成电路装置 的封装式半导体装置，且更特定来说涉及制作具有多个集成装置的封装以形 成封装式系统、存储器或存储器卡存储装置。
技术介绍
在电子技术中，将半导体装置提供在保护并提供与集成电路的外部连接的封 装中。对装置的集成性及先进功能性的需求已致使在单个封装中提供多个集成电 路，其有时称为芯片或晶片(dies)。可以各种方式及各种材料形成封装，包含 用热硬化或热固化材料形成的模制封装，例如圆顶封装体或环氧封装、预形 成的塑料或陶瓷或者金属主体及类似物。所使用的材料保护小且易碎的半导体集 成电路或晶片免受物理及某程度的湿气损坏，且为用于将外部端子(通常为 金属或其它导电触点)耦合到集成电路上的导电接合垫(其为集成电路的外部电 连接)的导电引线或电线提供保护。经常，在半导体封装技术中使用引线框架，以提供机械支撑并在集成电路与 封装式装置的外部电触点或引线之间进行电连接。引线框架由导电材料(经常为 铜或合金，或例如合金42的铁镍合金，经常将其涂布以增加与例如金、钌、钯 及类似物等材料的导电性及可软焊性)组成，且额外涂层或镍、铜或其它材料的 合金可用于改善连接的可软焊性及可制造性。导电材料上的塑料涂层可用于形成 引线框架。可将引线加以软焊或镀敷以在装配之前或在完成的封装的装配之后进 行软焊。通常以集成带形式提供引线框架，且可将所述引线框架蚀刻或冲压成形， 引线框架带是以带形式连接以便于装配及制造的若干引线框架，且然后在稍后的 制造阶段将所述引线框架分离。引线框架通常提供多个引线(经常为手指状，但也使用其它形状)，其从将 成为所需的成品封装的外部边界的区域外部伸延到经布置以接纳集成电路的内部区域。在现有技术中，已知使用其中引线框架的一个区域提供中心支撑的布置， 所述区域称为晶片垫，其用于接纳矩形或正方形半导体晶片，且引线指状元 件在所述晶片垫的一个或一个以上侧上延伸到接近于所述集成电路晶片的外部 边缘的区域。将引线框架指状元件固定成远离所述晶片并穿过经囊封的封装的计 划外部边界而延伸。在现有技术的其它布置中，所述引线指状元件可在晶片上方 (芯片上引线或LOC型引线框架)或晶片下方(芯片下引线或LUC型引线框架)延伸，其中所述引线提供机械支撑以及电路径。涂层或胶带形式的绝缘体粘合剂可用于将晶片固定到引线，或通过将引线固 定在一起并在装配过程期间维持其位置来使引线稳定。可使用晶片附着粘合剂将 晶片粘合到晶片垫，所述粘合剂可以是导电或绝缘材料且可以是树脂或热硬化材 料。不管使用何种类型的引线框架，有必要提供耦合机构以将集成电路电耦合到引线框架。通常使用接合线。通过线接合工艺将这些微型线施加到半导体装置； 通常在通过毛细管施加线时将其分配。线接合工艺使用热及压力且有时使用其它 能量(例如，超声波能量)以通过将线附着到集成电路接合垫来形成接合，且然 后使所述接合线在集成电路上方且远离集成电路而延伸到引线框架的引线指状 元件的端上方的区域，然后所述毛细管再次使用热及压力来形成所述接合线到所 述引线框架的第二连接。另一选择为，所述接合线可以在相反方向上形成，从而 首先附着到所述引线框架指状元件并向上延伸到所述集成电路上方并附着到接 合垫。经常加热经切割的线以在所述接合线的端上形成球，然后其用于到所述集 成电路晶片的下一接合(球接合)，所述接合线的附着到所述引线框架的不 具有球的端可称为跳点接合。如果需要，多个接合线可从集成电路的不同垫 延伸到引线框架的单个引线，举例来说，可以此方式进行集成电路的电源或接地 连接。所述接合线可以是金或其它已知的导体材料，其具有充足的延展性及挠性 以允许此类型的处置并可用于球接合及跳点接合步骤而不存在有害的中断。所述 线接合工艺可高度自动化，且通常在非常高的速率下执行。在装配过程中，在将集成电路晶片线接合到引线框架之后，可将所述引线框 架及晶片放置在模制装备(举例来说，在转移模制机器中)中，其中分配液体或 熔化模制化合物材料以将所述引线框架与集成电路囊封在一起，以如上所说明向 所述晶片提供机械保护及某程度的湿气抵抗力。其它替代性方案包含使用注模、 环氧及树脂(例如，圆顶封装体)材料且可使用用于集成电路囊封的其它己 知材料。代替模制的是，可改为将引线框架与晶片组合件安装到陶瓷、金属或塑 料主体中，然后可随后使用盖子及粘合剂或其它物品通过囊封剂来将所述主体密 封。引线框架的引线的外端可自己形成封装式装置(例如，在DIP、四方扁平包 装、SOP或其它引线式封装中)的外部触点，或可使用额外连通技术，例如球栅 格阵列(BGA)或引脚栅格阵列(PGA)封装及类似物。引线框架可结合其它互连插入物技术来使用，例如印刷电路板、基于以膜为基础的材料的挠性 电路、用于半导体制造的市售膜(例如，卡普顿(Kapton)、宇部兴产(Upilex)、 迈拉(Mylar)及类似物)，或可使用陶瓷衬底材料。为可在现有技术中使用复 杂的衬底布置，经常将多个层插入物与将外部连接器耦合到集成电路的所形成金 属层一起使用。举例来说，底表面上的端子可穿过衬底或插入物中的多个层及通 路耦合到插入物的上表面上的引线框架或线接合平台端子。这些插入物或衬底通 常为层压结构，其中绝缘体层形成于各个导电层上。 一旦装配完成，那么可将这 些层压物进行过模制以提供密封的封装式装置或可将所述组合件放置于被密封 的主体中。随着不断需要在封装式装置中提高集成性，在所属技术中也己知提供MCM 或多芯片模块，其中在封装式装置内提供多于一个集成电路晶片。举例来说，可 将存储器装置与控制器封装在一起以形成此种模块。处理器与存储器也可形成模 块。另一选择为，这些装置可以是相同装置以(举例来说)形成大的存储器集成 电路(例如，商品DRAM或非易失性存储器装置)，可将多个相同的晶片放置 在一个封装中，其中将此类装置的共用端子与封装的外部触点并联地耦合在一 起。为将多个集成电路在系统配置中耦合在一起，使用各种技术。可形成挠性电 路，其具有提供在挠性衬底的一个或两个侧上的金属化图案，这些图案从而用作用于将两个集成电路连接在一起的互连层。可使用多个金属层及层间通路技术来 形成层压物(例如FR-4或BT树脂卡)，这些层压插入物再次用作用于将集成电 路连接在一起的微型电路板并提供用于外部连通的迹线(例如，端子)。当要将相同的装置耦合在一起以提高集成性(举例来说，在DRAM装置的 情况下)时，可使用晶片堆叠。接合线可从引线框架的引线延伸到若干晶片，举 例来说，DRAM封装的地址引线可接线到堆叠的若干DRAM集成电路。晶片的 堆叠可包含晶片之间的间隔物以使线接合装备能够接近个别堆叠式集成晶片的 晶片垫。当要将相同的装置耦合在一起以提高集成性(举例来说，在DRAM装置的 情况下)时，可采用晶片堆叠。可使用各种方法，例如在朝上布置中提供多 个晶片，且可形成线接合以使用接合线将每一晶片耦合到共用引线框架从而将其 并联耦合。已知采用背对背关系将晶片放置在引线框架上，然而，为维持共用的 接合垫覆盖区域，在使用背对背关系时，经常需要镜像晶片，以便将晶片的 朝上的一个侧上的端子定位在与朝下的对应晶片上相同的位置及次序。对镜像 晶片的本文档来自技高网...

【技术保护点】
一种多晶片半导体封装，其包括：　绝缘体，其具有第一表面、与所述第一表面相对的第二表面及预定位置处的一个或一个以上通孔通路；　第一引线框架，其至少部分地上覆于所述第一表面上并具有多个引线；　第一集成电路晶片，其邻近并电耦合到所述第一引线框架的所述多个引线中的至少一者；　第二引线框架，其至少部分地上覆于所述第二表面上并具有多个引线；及　第二集成电路晶片，其邻近并电耦合到所述第二引线框架的所述多个引线中的至少一者；　其中所述第一引线框架的所述多个所述引线中的至少一者穿过所述绝缘体中的所述通孔通路中的一者而电耦合到所述第二引线框架的所述多个引线中的对应一者。

【技术特征摘要】
【国外来华专利技术】US 2005-11-1 11/264,112;US 2005-11-1 11/264,5561、一种多晶片半导体封装，其包括绝缘体，其具有第一表面、与所述第一表面相对的第二表面及预定位置处的一个或一个以上通孔通路；第一引线框架，其至少部分地上覆于所述第一表面上并具有多个引线；第一集成电路晶片，其邻近并电耦合到所述第一引线框架的所述多个引线中的至少一者；第二引线框架，其至少部分地上覆于所述第二表面上并具有多个引线；及第二集成电路晶片，其邻近并电耦合到所述第二引线框架的所述多个引线中的至少一者；其中所述第一引线框架的所述多个所述引线中的至少一者穿过所述绝缘体中的所述通孔通路中的一者而电耦合到所述第二引线框架的所述多个引线中的对应一者。2、 如权利要求1所述的封装，其中所述封装进一步包括囊封剂，其至少部 分地囊封所述绝缘体层、所述第一及第二集成电路晶片及所述第一及第二引线框 架。3、 如权利要求l所述的封装，其中所述第一及第二集成电路晶片是相同的。4、 如权利要求1所述的封装，其中所述第一及第二集成电路晶片分别包括 控制器集成电路及存储器阵列集成电路。5、 如权利要求4所述的封装，其中所述存储器阵列集成电路包括非易失性 存储器装置。6、 如权利要求1所述的封装，其中所述第一及第二集成电路晶片通过接合 线分别电耦合到所述第一及第二引线框架。7、 如权利要求1所述的封装，其中所述第一及第二集成电路晶片通过倒装 芯片连接分别电耦合到所述第一及第二引线框架。8、 如权利要求6所述的封装，其中所述第一与第二集成电路晶片呈背对背 关系。9、 如权利要求7所述的封装，其中所述第一与第二集成电路晶片呈面对面 关系。10、 如权利要求l所述的封装，其中所述通孔通路中填充有导电材料，所述 材料物理接触所述第一引线框架的所述至少一个引线。11、 如权利要求l所述的封装，其中所述绝缘体层在所述一个或一个以上通 孔通路位置处包括各向异性导电材料，且电连接通过致使所述各向异性导电材料 在所述一个或一个以上预定位置处变为导电而形成。12、 如权利要求l所述的封装，其中所述第一及第二引线框架中的每一者的 至少一个引线在所述绝缘体层中的所述通孔通路中的至少一者内被彼此物理焊 接。13、 如权利要求12所述的封装，其中所述第一及第二引线框架引线中的每 一者的所述至少一个引线偏转并进入所述通孔通路，然后所述引线在所述通孔通 路中被彼此焊接。14、 一种用于形成多晶片集成电路封装的方法，其包括以下步骤提供具有第一表面及第二相对表面的绝缘体层；在所述绝缘层中在所需位置处形成一个或一个以上通孔通路；提供具有至少部分地上覆于所述第一表面上的多个引线的第一引线框架；提供具有至少部分地上覆于所述第二表面上的多个...

【专利技术属性】
技术研发人员：罗伯特F华莱士，
申请(专利权)人：桑迪士克股份有限公司，
类型：发明
国别省市：US[美国]