具有稳定的阈值修改材料的FET器件及其方法技术

本发明专利技术涉及具有稳定的阈值修改材料的ＦＥＴ器件及其方法。公开了一种用于制造ＦＥＴ器件的方法。所述ＦＥＴ器件具有栅极绝缘体和阈值修改材料，所述栅极绝缘体具有高ｋ介质部分。所述方法将稳定材料引入到栅极绝缘体中以阻止一种或多种金属从所述阈值修改材料穿过所述栅极绝缘体的所述高ｋ部分。引进所述稳定材料包括在包含所述一种或多种金属的氧化物的层上设置稳定剂。还将稳定材料并入到所述高ｋ介质中。应用本方法会产生具有独特的栅极绝缘体结构的ＦＥＴ器件。

【技术实现步骤摘要】

本专利技术涉及电子器件。具体而言，涉及具有包含栅极绝缘体的高k 介质和包含栅极的金属的FET器件。
技术介绍
当今集成电路包括大量器件。较小的器件和缩小原则是提高性能和降 低成本的关键。随着FET (场效应晶体管)器件按比例缩小，技术变得更 加复杂，需要改变器件结构和新的制造方法以保持器件从一代到下一代的 希望的性能提高。微电子的主要材料是硅(Si)、或更宽泛的Si基材料、 或合金。例如，这样的Si合金是硅-锗(SiGe)。典型地，^^开的实施 例中的器件是单晶、Si基材料器件技术的一部分。难以保持深亚孩i米器件的性能提高。因此，开始关注提高性能而不按 比例缩小的方法。希望的途径为在栅极介质没有实际变薄的情况下获得较 高的栅极介质电容。该方法包括应用所谓的高k材料。这样的材料的介电 常数显著高于Si02， Si02的介电常数为3.9。高k材料物理厚度大于氧化 物，却仍然具有较低的等效氧化物厚度(EOT)值。EOT是本领域中4^p 的概念，其涉及这样的Si02层的厚度，其具有与讨论的绝缘体层相同的单 位面积电容。在当今的FET器件领域中，旨在EOT小于2nm，优选小于 lnin。通过使用金属栅极同样可以提高器件性能。传统多晶Si内的邻近栅极 绝缘体的耗尽区域成为了增加栅极至沟道电容的障碍。解决方案为使用金 属栅极。金属栅极还保证沿器件的宽度方向的良好导电性，降低了栅极的 可能的RC延迟的危险。高性能小型FET器件需要精确的阈值电压控制。随着操作电压减小，达到2V及以下，阔值电压必须同样减小，因此阈值变化变得不可容忍。 每一个新部件，例如不同的栅极介质、或不同的栅极材料，都会影响阈值 电压。为容易地调节槺极的表观(apparent)功函数，将特定的阈值修改材 料层(所谓的帽层)引入到FET栅极绝缘体中。帽层的引入随即导致影响 器件性能的又一难题，即可能的电荷栽流子的沟道迁移率的减小。
技术实现思路
考虑到讨论的困难，本专利技术的实施例公开了 一种用于制造场效应晶体 管(FET)的方法，所述FET具有栅极绝缘体，所述栅极绝缘体具有高k 介质部分。为了阻止一种或多种金属穿过所述栅极绝缘体的所述高k部分， 所述方法将稳定材料引入到所述栅极绝缘体中。所述稳定材料的引入包括 将稳定剂淀积在阈值修改层之上，并且所述稳定材料与所述阈值修改层直 接接触，所述阈值修改层包含所述一种或多种金属的氧化物。本专利技术的实施例还公开了 一种分层结构，所述分层结构包括稳定剂 层，所述分层结构有助于制造FET栅极绝缘体。本专利技术的实施例还公开了一种FET，其中所述栅极绝缘体具有高k部 分。所述高k部分包含浓度在约l。/。到约10V。之间的Si。所述栅极绝缘体 还包含选自La、 Mg、 Y、 Al、 Ba、 Sr、 Sc、及其組合的一种或多种金属。附图说明通过所附的详细描述和附图，本专利技术的这些和其它特征将变得显而易 见，其中图l是具有帽层和稳定剂层的分层结构；图2是非稳定和稳定的分层结构的中能离子^t射(MEIS)结果； 图3示出了稳定化(stabilization )对用于栅极介质的分层结构的影响； 图4示出了作为本专利技术的实施例的FET器件的示意性截面图；以及 图5示出了包含具有稳定的高k介质栅极绝缘体的至少一个FET器件的微处理器的象征性视图。 具体实施例方式应该理解，在电子领域中场效应晶体管是公知的。FET的标准部件为 源极、漏极、源极与漏极之间的体、以及栅极。体通常是衬底的一部分， 并经常称作衬底。栅极覆盖体并能够在源极与漏极之间的体内诱导导电沟 道。在通常命名法中，体包含沟道。通过栅极绝缘体或介质将栅极与体分 离。存在两种FET器件空穴导电型，称作PFET,和电子导电型，称作 NFET。通常，不排除其他情况，将PFET和NFET器件布线为CMOS电 路。在FET操作中，固有的电属性是阈值电压。当源极与栅极之间的电压 超过阈值电压时，FET能够在源极和漏极之间输运电流。由于阈值是器件 的源极与槺极之间的电压差，通常NFET阈值电压是正值，PFET阈值电 压是负值，典型地，在电子领域考虑两种阈值电压低电压阔值和饱和阚 值。饱和阈值小于低电压阈值，该饱和阈值是当在源极和漏极之间施加高 电压时的阈值电压。随着FET器件按比例缩放至较小的尺寸，设定阈值电压的传统方法 (即通过调节体和沟道掺杂)不再有效。在确定小FET的阈值时，栅极材 料的有效功函数和栅极绝缘体特性日益成为主要因素。这样的所谓的小 FET具有典型的栅极或栅极叠层，长度小于50nm，并操作在小于等于 的电压。槺极叠层或栅极长度被限定为在源极与漏极之间沿电流流动方向。 对于小FET,技术向使用金属栅极和使用高k介质用于栅极绝缘体的方向 迈进。在具有低EOT栅极绝缘体的小器件中，栅极的功函数将显著影响阔 值电压。在本领域的通常术语中，通过Si能隙表征栅极功函数。例如，在 本领域中术语带-边功函数是指栅极具有像n+或p+ Si —样的功函数。相 类似的，中间带隙(mid-gap)，，或四分之一带隙(quarter-gap)，功函 数意味着栅极具有大致像4*眭的功函数或在本征硅与重掺杂的Si之间的功函数。当其它情况都相同，只有栅极功函数改变时，栅极功函数从带边值变化到中间带隙值，那么小器件的阈值差别约是0.5V。当使用金属栅极例如TiN和高k栅极介质例如Hf02时，通常阈值对 应离中间带隙不远的有效功函数。这样的阈值不是最优化的，必须引入进 一步的阈值调整方案。研究并观察到，将阈值修改材料层(所谓的帽层)夹在栅极绝缘体的 高k材料与栅极金属之间(例如在Hf02介质与TiN电极之间)，并使用 适宜的处理，栅极的有效功函数能向Si带-边值移动。典型地，这样的帽 层是金属-氧化物化合物。在本专利技术的代表性实施例中，这样的金属-氧化 物帽层为1^203、 MgO，以及一些其它的氧化物。这样的帽层的作用在本 领域中已有报道，例如V.Narayanan等的IEEE VLSI Symposium, p.224， (2006)，和Guha等的Appl.Phys丄ett.卯，092卯2 (2007)。通常，表征为高k，，的技术中的栅极介质制成几个通常很薄的层。在 这样的FET处理技术中，经常处理甚至小于lnm的层厚度。在薄层中， 由于界面效应，和不同的层之间的可能的混合，任何给定层的成分不精确匹配其希望的体成分。因此，为表示这样的薄层效应的可能性，在给出了 非常薄的层的成分的化学公中通常用到符号x，例如SiOx。例如，应该 理解，在SiOx中的x，，接近但不一定等于2。金属-氧化物帽层的引入会导致FET器件沟道的迁移率劣化。典型地， 实际覆盖并接触Si沟道的层为氧化物SiOx，厚度通常在0.:2nm到1.0nm 之间。其作用为提供到下伏的Si的光滑界面，在沟道内促成高电子迁移率。 在本专利技术的代表性实施例中，栅极绝缘体的高k部分覆盖该界面氧化层。 典型地，包含金属氧化物的阈值修改帽层覆盖高k层。由于帽层的金属穿 过高k部分，并到达界面氧化物层，所以会发生迁移率劣化。来自帽层的 金属，其典型为La、 Mg、 Y、 Al、 Ba、 Sr、 Sc、及其组合， 一但到达氧 化物层便会形成珪酸盐。珪酸盐化合物是硅、本文档来自技高网...

【技术保护点】
一种用于制造场效应晶体管（ＦＥＴ）的方法，其中所述ＦＥＴ包括栅极绝缘体，所述方法包括：　在所述ＦＥＴ的所述栅极绝缘体内，其中所述栅极绝缘体包括高ｋ部分，将稳定材料引入到所述栅极绝缘体中以阻止一种或多种金属穿过所述高ｋ部分。

【技术特征摘要】
US 2007-8-6 11/834,6411.一种用于制造场效应晶体管(FET)的方法，其中所述FET包括栅极绝缘体，所述方法包括在所述FET的所述栅极绝缘体内，其中所述栅极绝缘体包括高k部分，将稳定材料引入到所述栅极绝缘体中以阻止一种或多种金属穿过所述高k部分。2. 根据权利要求1的方法，其中所述稳定材料还阻止Si穿过所述高k 部分。3. 根据权利要求l的方法，其中所述稳定材料选自Si、 Al及其组合。4. 根据权利要求l的方法，其中所述一种或多种金属选自La、 Mg、 Y、 Al、 Ba、 Sr、 Sc及其組合。5. 根据权利要求1的方法，其中所述高k部分选自Zr、 Hf、 Al、 HfSi、 HfSiN、及其组合的氧化物。6，根据权利要求1的方法，其中所述方法还包括通过将所述高k部分 夹在氧化珪层与所述一种或多种金属的氧化物层之间来处理所述槺极绝缘 体。7. 根据权利要求6的方法，其中引入所述稳定材料包括将稳定剂设置 在所述一种或多种金属的所述氧化物层之上并与其直接接触，以及将所迷 绝缘体暴露到高温循环中，其中所述稳定剂包括所述稳定材料。8. 根据权利要求7的方法，其中所述稳定剂选自氧化硅、氮化硅、硅 氧氮化物、氧化铝、氮化铝、及其组合，和所述稳定材料选自Si、 Al、及 其组合。9. ...

【专利技术属性】
技术研发人员：MW科佩尔，王允愈，V纳拉亚南，BB多里斯，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]