用于消除共模偏移和串扰的接收器制造技术

一种用于消除共模偏移和串扰的接收器，该接收器放大输入信号和参考电压之间的电压差以生成第一输出信号和第二输出信号以及内部信号，生成与第一输出信号和第二输出信号相同的第三输出信号和第四输出信号，使用第一开关元件和第二开关元件以及低通滤波器来生成第三输出信号和第四输出信号的平均电压电平，以将平均电压电平作为第一反馈信号和第二反馈信号输出，并基于第一反馈信号和第二反馈信号之间的电压差来消除第一输出信号与第二输出信号之间的共模偏移，并通过接通/关断连接到低通过滤器的第一开关元件和第二开关元件来生成控制信号以消除内部信号的串扰。生成控制信号以消除内部信号的串扰。生成控制信号以消除内部信号的串扰。

【技术实现步骤摘要】
用于消除共模偏移和串扰的接收器
[0001]相关申请的交叉引用
[0002]本申请基于并要求于2020年6月26日向韩国知识产权局提交的韩国专利申请No.10
‑
2020
‑
0078802的优先权，该申请的公开通过全文引用合并于此。


[0003]本专利技术构思涉及接收器，更具体地，涉及一种用于消除共模偏移和串扰的接收器电路。

技术介绍

[0004]半导体设备可以将摆动到电流模式逻辑(CML)电平的信号用于高速操作的信号输入/输出(I/O)接口，例如，发送器/接收器。CML电平是指预定的或替代地期望的直流(DC)电平、或由特定标准确定的平均电平。摆动到CML电平的信号是在基于被称为CML电平的DC电平的幅度或摆幅范围中切换的信号。
[0005]例如，当半导体设备的电源电压(以下称为VDD)电平为约1.2伏(V)并且接地电压(以下称为VSS)电平为0V时，基于CML电平摆动的信号的CML电平可以为约1.0V，并且信号的摆幅宽度可以为约0.5V。与作为半导体设备的内部信号的数字信号电平的互补金属氧化物半导体(CMOS)电平相比，CML电平信号具有相对较小的摆幅宽度。CMOS电平信号从VDD电平完全摆动到VSS电平。因为CML电平信号的摆幅宽度小于CMOS电平信号的摆幅宽度，所以CML电平信号可以相对较低的电源工作，并且可以高速切换操作。
[0006]发送器/接收器可以通过使用单端信令或差分信令来发送和接收信号。单端信令对于每个信号需要一条信号线，而差分信令对于每个信号需要两条信号线。因为实现单端信令所需的信号引脚和信号线的数量小于实现差分信令所需的信号引脚和信号线的数量，所以使用单端信令方法的电路在半导体设备中占据较小面积。
[0007]然而，在单端信令方法中，当发送器的若干个单端端口同时在相同方向上切换时，流过寄生电感器的电流可能会感生出噪声(例如，同时切换输出感生噪声(SSN))，因此由于反射噪声，输出驱动器的抖动可能会增大，并且接收器的输入电压裕度可能会减小。另外，单端信令方法可能会受到相邻信号线的过渡的影响，因此可能会由于过渡位置的瞬时变化而发生串扰，并且信号的高频分量可能会由于信号线的低通滤波特性而衰减。此外，由于传播延迟，可能会发生符号间干扰(ISI)失真，在符号间干扰(ISI)失真中，先前信号的状态影响当前信号的时序。
[0008]当接收器，特别是信号线环境恶劣(例如干扰失真、反射噪声和/或串扰)的单端信令接收器，接收到具有CML电平的输入信号时，接收器的感测裕度可能会降低。然而，接收器必须能够根据输入信号的小摆幅宽度电压电平来准确地确定输入信号的逻辑电平。因此，当具有CML电平的输入信号被转换为具有CMOS电平的数字信号时，可以保持数据不变性。

技术实现思路

[0009]本专利技术构思提供了一种消除共模偏移和串扰以保持数据不变性的接收器。
[0010]根据本专利技术构思的一方面，提供了一种接收器，包括：第一电路，被配置为接收输入信号，放大所述输入信号的电压电平与参考电压的电平之间的电压差以生成第一输出信号和第二输出信号，并基于所述第一输出信号与所述第二输出信号之间的电压差来输出内部信号，所述内部信号是与所述输入信号的位相对应的数字信号；第二电路，被配置为接收所述输入信号，放大所述输入信号的电压电平与所述参考电压的电平之间的电压差以生成第三输出信号和第四输出信号，响应于控制信号而通过第一开关元件生成所述第三输出信号的平均电压电平以输出所述第三输出信号的平均电压电平作为第一反馈信号，并且响应于所述控制信号而通过第二开关元件生成所述第四输出信号的平均电压电平以输出所述第四输出信号的平均电压电平作为第二反馈信号；以及控制电路，被配置为每当所述内部信号的逻辑电平转变时就输出脉冲类型的控制信号，其中，根据所述控制信号的逻辑脉冲电平来选择性地接通或关断所述第一开关元件和所述第二开关元件。
[0011]根据本专利技术构思的另一方面，提供了一种接收器，包括：第一电路，被配置为接收输入信号，放大所述输入信号的电压电平与参考电压的电平之间的电压差以生成第一输出信号和第二输出信号，并基于所述第一输出信号与所述第二输出信号之间的电压差来输出内部信号，所述内部信号是与所述输入信号的位相对应的数字信号；第二电路，被配置为接收所述输入信号，放大所述输入信号的电压电平与所述参考电压的电平之间的电压差以生成第三输出信号和第四输出信号，响应于控制信号而通过第一开关元件生成所述第三输出信号的平均电压电平以输出所述第三输出信号的平均电压电平作为第一反馈信号，并且响应于所述控制信号而通过第二开关元件生成所述第四输出信号的平均电压电平以输出所述第四输出信号的平均电压电平作为第二反馈信号；以及控制电路，被配置为基于选择信号，每当所述内部信号的逻辑电平转变时，输出脉冲类型的控制信号或具有固定逻辑电平的控制信号。
[0012]根据本专利技术构思的另一方面，提供了一种接收器，用于接收输入信号并输出内部信号，该内部信号是与输入信号的位相对应的数字信号，该接收器包括：第一放大器电路，被配置为放大所述输入信号的电压电平与参考电压的电平之间的电压差，以将第一输出信号输出到第一节点线并将第二输出信号输出到第二节点线；第二放大器电路，被配置为放大所述第一输出信号与所述第二输出信号之间的电压差以输出第五输出信号和第六输出信号，所述第二放大器电路连接到所述第一节点线和所述第二节点线；电平转换电路，被配置为将所述第五输出信号和所述第六输出信号的第一摆幅宽度放大到大于所述第一摆幅宽度的第二摆幅宽度，并生成所述内部信号；第一均衡器电路，被配置为接收所述输入信号，放大所述输入信号的电压电平与所述参考电压的电平之间的电压差以生成第三输出信号和第四输出信号，响应于控制信号而通过第一开关元件生成所述第三输出信号的平均电压电平以输出所述第三输出信号的平均电压电平作为第一反馈信号，并且响应于所述控制信号而通过第二开关元件生成所述第四输出信号的平均电压电平以输出所述第四输出信号的平均电压电平作为第二反馈信号，并基于所述第一反馈信号与所述第二反馈信号之间的电压差来调整所述第一输出信号与所述第二输出信号之间的电压差；以及控制电路，被配置为每当所述内部信号的逻辑电平转变时就输出脉冲类型的控制信号，其中，根据所述
控制信号的逻辑脉冲电平来选择性地接通或关断所述第一开关元件和所述第二开关元件。
附图说明
[0013]根据以下结合附图的详细描述中，将更清楚地理解本专利技术构思的示例实施例，在附图中：
[0014]图1是概念性地示出根据本专利技术构思的示例实施例的发送器和接收器的框图；
[0015]图2是根据本专利技术构思的示例实施例的接收器的框图；
[0016]图3是作为图2的接收器的实现示例的接收器电路的电路图；
[0017]图4是示出图3的接收器电路的操作的时序图；
[0018]图5是根据本专利技术构思的示例实施例的接收器电路的电路图；
[0019]图6、图7和图8是示出图5的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种接收器，包括：第一电路，被配置为接收输入信号，放大所述输入信号的电压电平与参考电压的电平之间的电压差以生成第一输出信号和第二输出信号，并基于所述第一输出信号与所述第二输出信号之间的电压差来输出内部信号，所述内部信号是与所述输入信号的位相对应的数字信号；第二电路，被配置为接收所述输入信号，放大所述输入信号的电压电平与所述参考电压的电平之间的电压差以生成第三输出信号和第四输出信号，响应于控制信号而通过第一开关元件生成所述第三输出信号的平均电压电平以输出所述第三输出信号的平均电压电平作为第一反馈信号，并且响应于所述控制信号而通过第二开关元件生成所述第四输出信号的平均电压电平以输出所述第四输出信号的平均电压电平作为第二反馈信号；以及控制电路，被配置为每当所述内部信号的逻辑电平转变时就输出脉冲类型的所述控制信号，其中，根据所述控制信号的逻辑脉冲电平来选择性地接通或关断所述第一开关元件和所述第二开关元件。2.根据权利要求1所述的接收器，其中，所述第一电路包括：第一放大器电路，被配置为放大所述输入信号的电压电平与所述参考电压的电平之间的电压差，以将所述第一输出信号输出到第一节点线并将所述第二输出信号输出到第二节点线；第二放大器电路，被配置为放大所述第一输出信号与所述第二输出信号之间的电压差以输出第五输出信号和第六输出信号，所述第二放大器电路连接到所述第一节点线和所述第二节点线；以及电平转换电路，被配置为将所述第五输出信号和所述第六输出信号的第一摆幅宽度放大到大于所述第一摆幅宽度的第二摆幅宽度，并生成所述内部信号。3.根据权利要求1所述的接收器，其中，所述第二电路包括：第一均衡器电路，被配置为根据所述第一反馈信号的电压电平来调节所述第一输出信号的电压电平，并根据所述第二反馈信号的电压电平来调节所述第二输出信号的电压电平；以及第二均衡器电路，被配置为放大所述第一输出信号和所述第二输出信号的高频分量，其中，所述第一均衡器电路包括：放大器电路，被配置为接收所述输入信号并放大所述输入信号的电压电平与所述参考电压的电平之间的电压差，以将所述第三输出信号输出至第三节点线并将所述第四输出信号输出至第四节点线；第一低通滤波器，被配置为生成所述第三输出信号的平均电压电平，并输出所述第三输出信号的平均电压电平作为所述第一反馈信号；第二低通滤波器，被配置为生成所述第四输出信号的平均电压电平，并输出所述第四输出信号的平均电压电平作为所述第二反馈信号；所述第一开关元件，被配置为响应于所述控制信号将所述第三节点线的第三输出信号传送到所述第一低通滤波器或阻挡所述第三节点线的第三输出信号；以及所述第二开关元件，被配置为响应于所述控制信号将所述第四节点线的第四输出信号传送到所述第二低通滤波器或阻挡所述第四节点线的第四输出信号。
4.根据权利要求1所述的接收器，其中，所述控制电路包括：第一反相器和第二反相器，串联连接以接收所述内部信号；异或门，接收所述内部信号以及串联连接的所述第一反相器和所述第二反相器的输出，并输出所述控制信号；以及第三反相器，接收所述异或门的输出，并输出所述控制信号的反相信号。5.根据权利要求4所述的接收器，其中，所述第一开关元件和所述第二开关元件包括传输门，所述传输门响应于所述控制信号和所述控制信号的反相信号而被接通或关断。6.根据权利要求1所述的接收器，其中，所述控制电路还被配置为从所述接收器的初始状态开始直到输出具有所述逻辑脉冲电平的控制信号为止，生成具有如下逻辑电平的控制信号：通过所述逻辑电平将所述第一开关元件和所述第二开关元件接通。7.根据权利要求6所述的接收器，其中，所述控制电路包括：第一反相器和第二反相器，串联连接以接收所述内部信号；异或门，接收所述内部信号以及串联连接的所述第一反相器和所述第二反相器的输出；触发器，具有连接到接地电压线的数据输入和连接到内部信号线的时钟输入；或门，接收所述异或门的输出和所述触发器的输出，并输出所述控制信号；以及第三反相器，接收所述或门的输出，并输出所述控制信号的反相信号。8.根据权利要求7所述的接收器，其中，所述第一开关元件和所述第二开关元件包括传输门，所述传输门响应于所述控制信号和所述控制信号的反相信号而被接通或关断。9.一种接收器，包括：第一电路，被配置为接收输入信号，放大所述输入信号的电压电平与参考电压的电平之间的电压差以生成第一输出信号和第二输出信号，并基于所述第一输出信号与所述第二输出信号之间的电压差来输出内部信号，所述内部信号是与所述输入信号的位相对应的数字信号；第二电路，被配置为接收所述输入信号，放大所述输入信号的电压电平与所述参考电压的电平之间的电压差以生成第三输出信号和第四输出信号，响应于控制信号而通过第一开关元件生成所述第三输出信号的平均电压电平以输出所述第三输出信号的平均电压电平作为第一反馈信号，并且响应于所述控制信号而通过第二开关元件生成所述第四输出信号的平均电压电平以输出所述第四输出信号的平均电压电平作为第二反馈信号；以及控制电路，被配置为基于选择信号，每当所述内部信号的逻辑电平转变时，输出脉冲类型的所述控制信号或具有固定逻辑电平的所述控制信号。10.根据权利要求9所述的接收器，其中，所述控制电路还被配置为控制所述第一开关元件和所述第二开关元件，其中，所述第一开关元件和所述第二开关元件根据所述控制信号的逻辑脉冲电平而选择性地接通或关断，并根据所述控制信号的固定逻辑电平而选择性地接通。11.根据权利要求9所述的接收器，其中，所述第一电路包括：第一放大器电路，被配置为放大所述输入信号的电压电平与所述参考电压的电平之间的电压差，以将所述第一输出信号输出到第一节点线并将所述第二输出信号输出到第二节点线；
第二放大器电路，被配置为放大所述第一输出信号与所述第二输出信号之间的电压差以输出第五输出信号和第六输出信号，所述第二放大器电路连接到所述第一节点线和所述第二节点线；以及电平转换电路，被配置为将所述第五输出信号和所述第六输出信号的第一摆幅宽度放大到大于所述第一摆幅宽度的第二摆幅宽度，并生成所述内部信号。12.根据权利要求9所述的接收器，其中，所述第二电路包括：...

【专利技术属性】
技术研发人员：洪承焕，孙宁洙，任政燉，裵昶贤，成侑昶，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：