【技术实现步骤摘要】
低电平逻辑转高电平逻辑的高频电平转换电路与电路系统
[0001]本申请涉及电子电路
，特别是涉及一种低电平逻辑转高电平逻辑的高频电平转换电路与电路系统。
技术介绍
[0002]如图4所示，图4的电路是一种低电平逻辑转高电平逻辑电平转换的传统电路，inp点和inn点的信号相反，通过该电路实现逻辑在低电源域到高电源域的转变。P1、P2、N1和N2都是MOS管。
[0003]然而，这个传统的低电平逻辑转高电平逻辑电平转换电路有一个很大的问题，就是两个输出端Y和Yn的边沿不同步，对称性差，必须要额外添加复杂的延时矫正电路用于信号沿同步。
[0004]分析inp拉高的情况：当inp点拉高时，N1开启，同时Yn端拉低，经历1 个N1开启的延时，在N1开启且Yn拉低后，P2才能开启。在P2开启后，才能实现将Y拉高的最终目的，Y才会从0翻转到VDD的电压值。可以理解，Y从低电平转到高电平，需要经历N1和P2总共2个MOS器件的开启的延时，那么就会产生Y和Yn的边沿不同步的问题，导致整个电路对称性差。此外，由于电路结构中...
【技术保护点】
【技术特征摘要】
1.一种低电平逻辑转高电平逻辑的高频电平转换电路，其特征在于，包括：第一电压源(111)，用于提供数值为第一电压值的电压；第二电压源(112)，用于提供数值为第二电压值的电压；第一MOS管(120)，与所述第一电压源(111)电连接；第二MOS管(130)，与所述第一MOS管(120)电连接；第三MOS管(140)，所述第三MOS管(140)的一端与所述第一MOS管(120)电连接，所述第三MOS管(140)的另一端接地；所述第三MOS管(140)还与所述第二MOS管(130)电连接；第四MOS管(150)，所述第四MOS管(150)的一端与所述第二MOS管(130)电连接，所述第四MOS管(150)的另一端接地；所述第四MOS管(150)还与所述第一MOS管(120)电连接；差分缓冲器(160)，所述差分缓冲器(160)的输入端(161)与所述第二电压源(112)电连接，所述差分缓冲器(160)的第一输出端(162)与所述第三MOS管(140)电连接，所述差分缓冲器(160)的第二输出端(163)与所述第四MOS管(150)电连接；第一输出端节点(171)，设置于所述第一MOS管(120)和所述第三MOS管(140)之间的连接链路上；第二输出端节点(172)，设置于所述第二MOS管(130)和所述第四MOS管(150)之间的连接链路上；第一调整管(180)，一端与所述第一电压源(111)电连接，另一端电连接于所述第二MOS管(130)和所述第二输出端节点(172)之间的连接链路；所述第一调整管(180)还与所述差分缓冲器(160)的第一输出端(162)电连接；所述第一调整管(180)还与所述第三MOS管(140)电连接；第二调整管(190)，一端与所述第一电压源(111)电连接，另一端电连接于所述第一MOS管(120)和所述第一输出端节点(171)之间的连接链路；所述第二调整管(190)还与所述差分缓冲器(160)的第二输出端(163)电连接；所述第二调整管(190)还与所述第四MOS管(150)电连接。2.根据权利要求1所述的低电平逻辑转高电平逻辑的高频电平转换电路，其特征在于，所述第一MOS管(120)和所述第二MOS管(130)均为PMOS管，所述第三MOS管(140)和所述第四MOS管(150)均为NMOS管。3.根据权利要求2所述的低电平逻辑转高电平逻辑的高频电平转换电路，其特征在于，所述第一调整管(180)和所述第二调整管(190)均为NMOS管。4.根据权利要求3所述的低电平逻辑转高电平逻辑的高频电平转换电路，其特征在于，所述第一MOS管(120)的源极(121)与所述第一电压源(111)电连接，所述第一MOS管(120)的漏极(122)与所述第三MOS管(140)的漏极(142)电连接，所述第一MOS管(120)的栅极(123)与所述第二MOS管(130)的漏极(132)电连接；所述第二MOS管(130)的源极(131)与所述第一电压源(111)电连接，所述第二MOS管(130)...
【专利技术属性】
技术研发人员：张智印，
申请(专利权)人：杭州雄迈集成电路技术股份有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。