一种抗单粒子瞬态与噪声干扰的高压电平移位电路制造技术

本实用新型专利技术提供的一种抗单粒子瞬态与噪声干扰的高压电平移位电路，结合共模噪声抑制与冗余加固的原理，提供了双节点触发耦合的高压电平移位电路结构，不仅可以实现对LDMOS功率晶体管单粒子瞬态脉冲的免疫，而且能够有效的抑制电路中的共模噪声，展现了良好的太空应用前景。用前景。用前景。

【技术实现步骤摘要】
一种抗单粒子瞬态与噪声干扰的高压电平移位电路


[0001]本技术涉及高压电平移位电路，尤其涉及抗单粒子瞬态与噪声干扰的高压电平移位电路。

技术介绍

[0002]传统的高压电平移位电路一般采用双窄脉冲触发结构，首先将输入的长周期脉冲波形转化为上升沿与下降沿对应的两个窄脉冲波形，再利用两个窄脉冲波形周期性的开启两个高压LDMOS功率晶体管，进而实现电平从低压到高压的移位，最终通过RS触发器对输入的波形周期进行重建。航天器在轨期间，空间高能重离子入射高压LDMOS器件，通过电离相互作用可以在器件内部沉积大量电子空穴对，在电场的作用下电子空穴对将往两极运动，进而产生单粒子瞬态效应。单粒子瞬态脉冲能够引起传统高压电平移位电路发生误触发，进而导致功率输出级晶体管发生直通，严重威胁航天器的在轨安全。

技术实现思路

[0003]本技术提供的抗单粒子瞬态与噪声干扰的高压电平移位电路，以解决现有技术中存在的单粒子瞬态效应对电压电平移位电路的影响，不仅可以实现对LDMOS功率晶体管单粒子瞬态脉冲的免疫，而且能够有效的抑制电路的共模噪声，具有极大的应用价值。
[0004]为解决上述技术问题，本技术提供的技术方案为：
[0005]本技术提供的一种抗单粒子瞬态与噪声干扰的高压电平移位电路，包括第一输入端口、第二输入端口、第一电平移位支路、第二电平移位支路、高压偏置端口、RS触发器、驱动电路和输出端口；所述第一电平移位支路包括第一LDMOS晶体管、第四LDMOS晶体管、第一电压钳位电路、第四电压钳位电路、第一或门和第一滤波电路；所述第一输入端口连接所述第一LDMOS晶体管的栅极、所述第四LDMOS晶体管的栅极；所述第一LDMOS晶体管的源极、所述第四LDMOS晶体管的源极均接地；所述第一LDMOS晶体管的漏极通过所述第一电压钳位电路连接所述高压偏置端口；所述第四LDMOS晶体管的漏极通过所述第四电压钳位电路连接所述高压偏置端口；所述第一LDMOS晶体管的漏极、所述第四LDMOS晶体管的漏极分别连接所述第一或门的两个输入端；所述第一或门的输出端连接所述第一滤波电路的输入端；所述第二电平移位支路包括第二LDMOS晶体管、第三LDMOS晶体管、第二电压钳位电路、第三电压钳位电路、第二或门和第二滤波电路；所述第二输入端口连接所述第二LDMOS晶体管的栅极、所述第三LDMOS晶体管的栅极；所述第二LDMOS晶体管的源极、所述第三LDMOS晶体管的源极均接地；所述第二LDMOS晶体管的漏极通过所述第二电压钳位电路连接所述高压偏置端口；所述第三LDMOS晶体管的漏极通过所述第三电压钳位电路连接所述高压偏置端口；所述第二LDMOS晶体管的漏极、所述第三LDMOS晶体管的漏极分别连接所述第二或门的两个输入端；所述第二或门的输出端连接所述第二滤波电路的输入端；所述第一滤波电路的输出端、所述第二滤波电路的输出端分别所述RS触发器的一个输入端连接；所述RS触发器的输出端与所述驱动电路的输入端连接；所述驱动电路的输出端与所述输出端
口连接。
[0006]本技术提供的抗单粒子瞬态与噪声干扰的高压电平移位电路，优选地，还包括噪声检测锁定电路；所述噪声检测锁定电路包括第一PMOS晶体管、第二PMOS晶体管；所述第一PMOS晶体管的栅极连接所述第二LDMOS晶体管的漏极；所述第一PMOS晶体管的源极连接所述高压偏置端口；所述第一PMOS晶体管的漏极连接所述第一LDMOS晶体管的漏极；所述第二PMOS晶体管的栅极连接所述第四LDMOS晶体管的漏极；所述第二PMOS晶体管的源极连接所述高压偏置端口；所述第二PMOS晶体管的漏极连接所述第三LDMOS晶体管的漏极。
[0007]本技术提供的抗单粒子瞬态与噪声干扰的高压电平移位电路，优选地，所述第一电压钳位电路、所述第二电压钳位电路、所述第三电压钳位电路和所述第四电压钳位电路均由电压钳位电路构成；所述电压钳位电路包括电阻和若干齐纳二极管；若干所述齐纳二极管同向串联，并与所述电阻并联；所述电阻与所述齐纳二极管的阳极连接点为所述电压钳位电路的输入端；所述电阻与所述齐纳二极管的阴极连接点为所述电压钳位电路的输出端；所述第一电压钳位电路的输入端与所述第一LDMOS晶体管的漏极连接、所述第一电压钳位电路的输出端与所述高压偏置端口连接；所述第二电压钳位电路的输入端与所述第二 LDMOS晶体管的漏极连接、所述第二电压钳位电路的输出端与所述高压偏置端口连接；所述第三电压钳位电路的输入端与所述第三LDMOS晶体管的漏极连接、所述第三电压钳位电路的输出端与所述高压偏置端口连接；所述第四电压钳位电路的输入端与所述第四LDMOS晶体管的漏极连接、所述第四电压钳位电路的输出端与所述高压偏置端口连接。
[0008]本技术提供的抗单粒子瞬态与噪声干扰的高压电平移位电路，优选地，还包括高压浮动地端口；所述第一或门的电源端、所述第二或门的电源端、所述第一滤波电路的电源端、所述第二滤波电路的电源端、所述RS触发器的电源端、所述驱动电路的电源端均连接所述高压偏置端口；所述第一或门的地端、所述第二或门的地端、所述第一滤波电路的地端、所述第二滤波电路的地端、所述RS触发器的地端、所述驱动电路的地端均与所述高压浮动地端口连接。
[0009]本技术具有如下优点：
[0010]本技术提供的一种抗单粒子瞬态与噪声干扰的高压电平移位电路，结合共模噪声抑制与冗余加固的原理，提供了双节点触发耦合的高压电平移位电路结构，不仅可以实现对LDMOS功率晶体管单粒子瞬态脉冲的免疫，而且能够有效的抑制电路中的共模噪声，展现了良好的太空应用前景。
附图说明
[0011]通过阅读参照以下附图对非限制性实施例所作的详细描述，本技术及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本技术的主旨。
[0012]图1是本技术抗单粒子瞬态与噪声干扰的高压电平移位电路原理图；
[0013]图2是本技术电路正常工作状态波形图；
[0014]图3是高能粒子入射本技术电路示意图；
[0015]图4是本技术电路抗单粒子瞬态脉冲波形图；
[0016]图5是本技术电路抗噪声干扰波形图。
具体实施方式
[0017]需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。需要注意的是，本技术所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。
[0018]实施例1：
[0019]如图1所示，本技术实施例1提供的一种抗单粒子瞬态与噪声干扰的高压电平移位电路，包括第一输入端口01、第二输入端口02、第一电平移位支路1、第二电平移位支路2、高压偏置端口3、RS触发器4、驱动电路5和输出端口6；第一电平移位支路1包括第一LDMOS晶体管11、第四LDMOS晶体管 12、第一电压钳位电路13、第四电压钳位电路14、第一或门15本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种抗单粒子瞬态与噪声干扰的高压电平移位电路，其特征在于，包括第一输入端口、第二输入端口、第一电平移位支路、第二电平移位支路、高压偏置端口、RS触发器、驱动电路和输出端口；所述第一电平移位支路包括第一LDMOS晶体管、第四LDMOS晶体管、第一电压钳位电路、第四电压钳位电路、第一或门和第一滤波电路；所述第一输入端口连接所述第一LDMOS晶体管的栅极、所述第四LDMOS晶体管的栅极；所述第一LDMOS晶体管的源极、所述第四LDMOS晶体管的源极均接地；所述第一LDMOS晶体管的漏极通过所述第一电压钳位电路连接所述高压偏置端口；所述第四LDMOS晶体管的漏极通过所述第四电压钳位电路连接所述高压偏置端口；所述第一LDMOS晶体管的漏极、所述第四LDMOS晶体管的漏极分别连接所述第一或门的两个输入端；所述第一或门的输出端连接所述第一滤波电路的输入端；所述第二电平移位支路包括第二LDMOS晶体管、第三LDMOS晶体管、第二电压钳位电路、第三电压钳位电路、第二或门和第二滤波电路；所述第二输入端口连接所述第二LDMOS晶体管的栅极、所述第三LDMOS晶体管的栅极；所述第二LDMOS晶体管的源极、所述第三LDMOS晶体管的源极均接地；所述第二LDMOS晶体管的漏极通过所述第二电压钳位电路连接所述高压偏置端口；所述第三LDMOS晶体管的漏极通过所述第三电压钳位电路连接所述高压偏置端口；所述第二LDMOS晶体管的漏极、所述第三LDMOS晶体管的漏极分别连接所述第二或门的两个输入端；所述第二或门的输出端连接所述第二滤波电路的输入端；所述第一滤波电路的输出端、所述第二滤波电路的输出端分别所述RS触发器的一个输入端连接；所述RS触发器的输出端与所述驱动电路的输入端连接；所述驱动电路的输出端与所述输出端口连接。2.如权利要求1所述的抗单粒子瞬态与噪声干扰的高压电平移位电路，其特征在于，还包括噪声检测锁定电路；所述噪声检测锁定电路包括第一PMOS晶体管、第二PMOS晶体管...

【专利技术属性】
技术研发人员：刘天奇，蔡畅，陈更生，杨广文，甘霖，
申请(专利权)人：国家超级计算无锡中心，
类型：新型
国别省市：