本发明专利技术提供一种半导体器件、半导体器件的形成方法以及三维存储器,半导体器件的形成方法包括:提供基底,基底上形成有第一介质层;在第一介质层中形成开口;在开口的侧壁上形成第二介质层,第二介质层的介电系数大于第一介质层的介电系数;在开口中填充金属层。本发明专利技术通过在第一介质层与金属层之间增加介电系数较大的第二介质层,使得第二介质层与第一介质层复合后作为实际的绝缘隔离层,提升了绝缘隔离层的VBD和TDDB性能,从而使得半导体器件的可靠性得到提高。靠性得到提高。靠性得到提高。
【技术实现步骤摘要】
半导体器件、半导体器件的形成方法以及三维存储器
[0001]本专利技术涉及半导体
,尤其涉及一种半导体器件、半导体器件的形成方法以及三维存储器。
技术介绍
[0002]随着集成电路制造技术的快速发展,人们对于集成电路的集成度和性能要求越来越高,对应半导体器件的特征尺寸也因此不断缩小。在现有集成电路中,半导体器件中的电连接通过互连结构实现,随着特征尺寸的不断缩小,互连结构的尺寸也随之变小,相应的,构成互连结构的互连线之间的距离也变近。
[0003]然而,当互连线之间的距离变近时,会造成介质层的与时间相关的介质击穿(TimeDependentDielectricBreakdown,TDDB)、和电压击穿(VoltageBreakdown,VBD)的性能满足不了要求,介质层击穿的几率增大。这会降低半导体器件的使用寿命和可靠性,而且,如果介质层击穿,介质层的绝缘隔离作用消失,可能造成半导体器件中的信号串扰,甚至短路,严重影响半导体器件的性能。
[0004]因此,现有技术存在缺陷,有待改进与发展。
技术实现思路
[0005]本专利技术提供了一种半导体器件、半导体器件的形成方法、以及三维存储器,有效地提升了现有半导体器件的可靠性。
[0006]第一方面,本专利技术提供一种半导体器件,包括:
[0007]基底;位于所述基底上的第一介质层,所述第一介质层中形成有开口;覆盖于所述开口的侧壁上的第二介质层,所述第二介质层的介电系数大于所述第一介质层的介电系数;填充于所述开口中的金属层。
[0008]其中,所述半导体器件还包括:位于所述第二介质层的表面以及所述开口的底面上的过渡层。
[0009]其中,所述开口包括相互连通的第一子开口和第二子开口;所述金属层包括位于所述第一子开口中的金属接触层以及位于所述第二子开口中的金属互连层。
[0010]第二方面,本专利技术提供一种半导体器件的形成方法,包括:提供基底,所述基底上形成有第一介质层;在所述第一介质层中形成开口;在所述开口的侧壁上形成第二介质层,所述第二介质层的介电系数大于所述第一介质层的介电系数;在所述开口中填充金属层。
[0011]其中,所述在所述开口的侧壁上形成第二介质层,包括:在所述第一介质层的表面、所述开口的底面和侧壁沉积所述第二介质层;去除位于所述开口的侧壁上的第二介质层以外的多余第二介质层。
[0012]其中,所述去除位于所述开口的侧壁上的第二介质层以外的多余第二介质层,包括:沿所述基底的厚度方向来异向性刻蚀所述第二介质层,以去除位于所述第一介质层的表面以及所述开口的底面的所述多余第二介质层,并保留位于所述开口的侧壁上的第二介
质层。
[0013]其中,所述开口包括第一子开口和第二子开口;所述在所述开口中填充金属层,包括:在所述开口中填充所述金属层,以分别在所述第一子开口和所述第二子开口中形成金属接触层和金属互连层。
[0014]其中,所述在所述开口中填充金属层包括:在所述第一介质层的表面和所述开口中形成所述金属层;采用平坦化工艺去除所述开口外的所述金属层。
[0015]其中,所述在所述开口的侧壁上形成第二介质层之后,还包括:在所述第二介质层的表面以及所述开口的底面形成过渡层。
[0016]第三方面给,本专利技术还提供一种三维存储器,所述三维存储器包括存储单元阵列和外围电路,其中,所述外围电路包括上述任一项所述的半导体器件。
[0017]本专利技术的有益效果为:区别于现有技术,本专利技术提供的半导体器件、半导体器件的形成方法、以及三维存储器,通过在第一介质层中形成开口,之后在开口的侧壁上形成第二介质层,再在开口中填充金属层,使得第二介质层与第一介质层复合后作为实际的绝缘隔离层,且由于第二介质层的介电系数大于第一介质层的介电系数,因此,绝缘隔离层对应的VBD和TDDB性能得到提升,从而使得半导体器件的可靠性得到提高。
附图说明
[0018]为了更清楚地说明本专利技术的技术方案,下面将对根据本专利技术而成的各实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本专利技术的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
[0019]图1是本专利技术实施例所提供的一种半导体器件的形成方法流程图;
[0020]图2是本专利技术实施例所提供的另一种半导体器件的形成方法流程图;
[0021]图3是本专利技术实施例所提供的又一种半导体器件的形成方法流程图;
[0022]图4a~图4g是本专利技术实施例所提供的形成一种半导体器件的各个阶段的剖面结构示意图。
[0023]图5a~图5c是本专利技术实施例所提供的形成另一种半导体器件的各个阶段的剖面结构示意图。
[0024]图6是本专利技术提供的半导体器件的一种结构示意图;
[0025]图7是本专利技术实施例提供的三维存储器的结构示意图。
具体实施方式
[0026]下面将结合本专利技术实施例中的附图,对本专利技术实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本专利技术一部分实施例,而不是全部的实施例。基于本专利技术中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本专利技术保护的范围。
[0027]在本专利技术的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于
描述本专利技术和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本专利技术的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本专利技术的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
[0028]在本专利技术的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接或可以相互通讯;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本专利技术中的具体含义。
[0029]在本专利技术中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体器件,其特征在于,包括:基底;位于所述基底上的第一介质层,所述第一介质层中形成有开口;覆盖于所述开口的侧壁上的第二介质层,所述第二介质层的介电系数大于所述第一介质层的介电系数;填充于所述开口中的金属层。2.根据权利要求1所述的半导体器件,其特征在于,所述半导体器件还包括:位于所述第二介质层的表面以及所述开口的底面上的过渡层。3.根据权利要求1所述的半导体器件,其特征在于,所述开口包括相互连通的第一子开口和第二子开口;所述金属层包括位于所述第一子开口中的插塞以及位于所述第二子开口中的互连线。4.一种半导体器件的形成方法,其特征在于,包括:提供基底,所述基底上形成有第一介质层;在所述第一介质层中形成开口;在所述开口的侧壁上形成第二介质层,所述第二介质层的介电系数大于所述第一介质层的介电系数;在所述开口中填充金属层。5.根据权利要求4所述的半导体器件的形成方法,其特征在于,所述在所述开口的侧壁上形成第二介质层,包括:在所述第一介质层的表面、所述开口的底面和侧壁沉积所述第二介质层;去除位于所述开口的侧壁上的第二介质层以外的多余第二介质层。6.根据权利要求5所述...
【专利技术属性】
技术研发人员:邹欣伟,石艳伟,邵铸,李威,
申请(专利权)人:长江存储科技有限责任公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。