三氧化二锑材料作为半导体集成电路层间或金属间的介电材料的应用制造技术

本发明专利技术涉及集成电路技术领域、纳米材料技术领域和微电子领域，尤其是三氧化二锑作为半导体集成电路层间或金属间的介电材料的新用途。所述三氧化二锑材料为一种分子晶体，是由Sb4O6笼状分子通过范德华力连接形成的二维或三维结构。该材料为α相三氧化二锑，具备(1)介电常数1.8～2.5；(2)带隙E

【技术实现步骤摘要】
三氧化二锑材料作为半导体集成电路层间或金属间的介电材料的应用


[0001]本专利技术涉及集成电路
、纳米材料
和微电子领域，尤其是三氧化二锑材料作为半导体集成电路层间或金属间的介电材料的新用途。

技术介绍

[0002]对于集成电路(Integrated Circuit，IC)技术发展，为了提高微处理器(microprocessor)性能，需要缩小器件尺寸，即一个更大的器件密度，单个芯片内有更多数量的器件，计算速度和效能才能够有效提升，也就是摩尔定律所推测的技术发展趋势。如图1所示，IBM、Intel及其同行合作伙伴共同认定的技术节点，即场效晶体管的闸门通道(Gate Channel)的尺寸，缩小闸门通道，代表缩小器件尺寸；比如10纳米(10nm)的闸门通道，所需要的介电材料其介电常数(k)值必须低至k＝2.4。目前工业界缺乏一个稳定的低介电常数(<2.4)材料；迈向未来更小的技术节点，更缺乏一个稳定的超低常数(<2.0)介电材料。
[0003]如图2所示，在典型的微处理器中，器件互连布线，层内及层间都需介电材料隔开，传统的介电材料是二氧化硅(SiO2，k＝4)。随着集成电路的器件密度不断增大，布线尺寸和间距不断减小，产生一个新的严重问题：信号传播延迟逐渐加大，串扰噪声和电阻-电容耦合导致的功耗由于布线电容(包括层间电容C
LG
和线间电容C
LL
)的增加而变得显着；当线间连接间距小于0.3μm时，C
LG
与总电容相比已经非常小了；当线间连接间距小于0.25μm时，C
LL
成为IC中总电容的主要部分。此外，较小的线尺寸会增加金属线的电阻率，而较窄的线间距会增加C
LL
。因此，随着特征尺寸的减小，互连延迟(Interconnection Delay，俗称RC delay)成为IC中总延迟的主要部分，限制了设备性能的提高。
[0004]应付过去尺寸较大的技术节点，传统低介电常数(k<3.9)材料和导电金属(主要为铝，Al)即可满足。当前10nm和7nm技术节点成为主流，需要采用更低介电常数(k<2.5)材料和更高导电金属(例如Cu)来满足未来设备的要求，提高IC运行速度，同时减少功耗和串扰。经多家半导体制造商证明，用Cu导线代替Al导线可以将互连延迟降低约35％。这是因为纯铜的电阻率仅为铝的60％，用Cu代替传统的Al布线意味着从电阻的角度减小互连延迟。另一方面，因为电容主要由绝缘体的介电常数k决定，因此k的减小会导致较低的电容和互连延迟。若用空气(k＝1)代替SiO2(k＝3.9)将进一步减少互连延迟约75％。
[0005]目前，低介电常数材料的研究和搜寻工作主要集中在硅基材料和有机聚合物材料。经过多年的发展，硅基低介电常数材料慢慢接近极限，而有机聚合物的低介电常数材料因为与现有半导体工艺的相容性差(如低的热稳定性和机械稳定性)而受到限制。IC器件中介电层材料占整个芯片体积的40～60％，需要具有零漏电流、低介电常数、低成本、高热稳定(需至少可耐400℃的高温半导体工艺制程温度)、具物理化学反应和半导体工艺制程相关的兼容性、良好的机械性质等性能。因此，开发新的非硅基的低介电常数材料具有重要意义。

技术实现思路

[0006]鉴于以上所述现有集成电路技术的问题，本专利技术的目的在于提供三氧化二锑分子晶体材料作为半导体集成电路层间或金属间的介电材料的应用，弥补了现有技术中的空白和未来亚10纳米产品开发的短板。与现有技术相比，本专利技术为一种新的，更为稳定，介电常数更低的介电材料。
[0007]本专利技术一方面提供一种三氧化二锑材料作为半导体集成电路层间或金属间的介电材料的应用，所述三氧化二锑材料为一种分子晶体，是由Sb4O6笼状分子通过范德华力连接形成的二维或三维结构。
[0008]在本专利技术的一些实施方式中，所述三氧化二锑材料为α相三氧化二锑。
[0009]在本专利技术的一些实施方式中，所述三氧化二锑材料是由Sb4O6笼状分子组装成的立方分子晶体。
[0010]在本专利技术的一些实施方式中，所述三氧化二锑材料为立方晶系，属于227号空间群，符号表示为
[0011]在本专利技术的一些实施方式中，所述三氧化二锑材料的晶面间距为
[0012]在本专利技术的一些实施方式中，所述三氧化二锑材料的单晶形状为三角形纳米片。
[0013]在本专利技术的一些实施方式中，所述三氧化二锑材料的单晶形状为八面体晶粒。
[0014]在本专利技术的一些实施方式中，所述三角形纳米片的厚度为0.6nm～2000nm。
[0015]在本专利技术的一些实施方式中，所述八面体晶粒的粒径为0.2μm～10μm。
[0016]在本专利技术的一些实施方式中，所述三氧化二锑的光学带隙为5.6eV；介电常数在1.8～2.5之间；击穿场强在1.4～2.5MV/cm之间；可耐受温度大于等于550℃。
[0017]在本专利技术的一些实施方式中，所述三氧化二锑材料的制备方法包括：在真空条件以及惰性气体和/或氧气氛围下，高纯的三氧化二锑粉末和/或金属锑粉末受热挥发，反应后在衬底上沉积获得三氧化二锑。
[0018]在本专利技术的一些实施方式中，所述衬底选自云母、二氧化硅、石墨烯、蓝宝石中的一种或多种的组合；优选云母衬底。
[0019]在本专利技术的一些实施方式中，所述材料合成的真空条件，即反应中的压强为3～500Torr。
[0020]在本专利技术的一些实施方式中，所述惰性气体为氩气和/或氮气；优选为氩气。
[0021]在本专利技术的一些实施方式中，所述合成反应温度为320～700℃。
[0022]本专利技术另一方面提供三氧化二锑和空气空隙的复合结构在半导体集成电路金属间的应用，所述三氧化二锑为本专利技术所述的三氧化二锑材料。
[0023]本专利技术另一方面提供一种三氧化二锑材料和空气空隙的复合结构，所述三氧化二锑材料和空气空隙的复合结构的形貌为所述三角形纳米片堆积组成的薄膜，其中，所述薄膜中包括由堆叠三角形纳米片导致自然产生的空气空隙。
[0024]在本专利技术的一些实施方式中，所述三氧化二锑材料和空气空隙的复合结构中三氧化二锑材料和空气空隙的体积比为5:1～100:1。
[0025]本专利技术另一方面提供一种三氧化二锑材料和空气空隙的复合结构，所述三氧化二
锑材料和空气空隙的复合结构的形貌为八面体晶粒堆叠形成的薄膜结构，其中，所述薄膜中包括由堆叠八面体晶粒导致自然产生的空气空隙。
[0026]在本专利技术的一些实施方式中，所述三氧化二锑材料和空气空隙的复合结构中三氧化二锑材料和空气空隙的体积比为5:1～100:1。
[0027]本专利技术的有益效果是：本专利技术公开了一类具有超低介电常数、高温热稳定性和耐电击穿性、宽能带隙的三氧化二锑材料，可应用于半导体集成电路层间的介电材料，降低IC中的互连延时制约，提高集成电路的性能，具有重大商业潜力和价值。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.三氧化二锑材料作为半导体集成电路层间或金属间的介电材料的应用，所述三氧化二锑材料为分子晶体，是由Sb4O6笼状分子通过范德华力连接形成的二维或三维结构。2.如权利要求1所述的应用，其特征在于，所述三氧化二锑材料为α相三氧化二锑。3.如权利要求1所述的应用，其特征在于，还包括以下条件的任一项或多项：A1)所述三氧化二锑材料是由Sb4O6笼状分子组装成的立体分子晶体；A2)述三氧化二锑材料为立方晶系，属于227号空间群，符号表示为A3)所述三氧化二锑材料的晶面间距为A4)所述三氧化二锑材料的单晶形状为三角形纳米片；A5)所述三氧化二锑材料的单晶形状为八面体晶粒；A6)所述三氧化二锑材料的光学带隙为5.6eV；A7)所述三氧化二锑材料的介电常数在1.8～2.5之间；A8)所述三氧化二锑材料的击穿场强在1.4～2.5MV/cm之间；A9)所述三氧化二锑材料的可耐受温度大于等于550℃。4.如权利要求3所述的应用，其特征在于，所述三角形纳米片的厚度为0.6nm～2000nm；和/或，所述八面体晶粒的粒径为0.2μm～10μm。5.一种如权利要求1～4任一项权利要求所述的应用中使用的三氧化二锑材料的制备方法，包括：在真空条件以及惰性气体和/或氧气氛围下，三氧化二锑粉末和/或金属锑粉末受热挥发反应后在...

【专利技术属性】
技术研发人员：王宏达，彭俊，陆盛楠，杨先中，武聪聪，吴楠，孙兆茹，
申请(专利权)人：上海科技大学，
类型：发明
国别省市：