用于互连结构的阻挡层及其制备方法技术

本发明专利技术公开了用于互连结构的阻挡层，设置在互连结构的金属互连材料与电介质层之间，阻挡层包括第一阻挡层和第二阻挡层，第一阻挡层环绕在金属互连材料外层，第二阻挡层环绕在第一阻挡层外侧。本发明专利技术提供的阻挡层，包括两层由原子层沉淀形成的阻挡层，通过两层不同材料制成的阻挡层，利用具有稳定金属性能和良好附着力的材料可以提升原有的阻挡层与金属互连材料之间的附着力，由此，可以改善现有的单层阻挡层性能较差以及由ALD和PVD形成的双阻挡层带来的高阻抗问题；进而减少从互连电流到损坏集成电路的热量，改善IC电路的RC延迟，提高IC生产的成品率。IC生产的成品率。IC生产的成品率。

【技术实现步骤摘要】
用于互连结构的阻挡层及其制备方法


[0001]本专利技术涉及半导体
，尤其涉及一种用于互连结构的阻挡层及制备方法和包含该阻挡层的互连结构。

技术介绍

[0002]制作半导体集成电路时，通常需要制作金属互连结构，用于电连接半导体器件。所述的金属互连结构通常制作于绝缘材料层中，这就需要对上述绝缘材料层制造沟槽(trench)或者连接孔，然后在所述沟槽或者连接孔内沉积金属，沉积的金属即为金属互连线，一般选用铜作为金属互连线材料。
[0003]选用金属铜作为金属互连线材料时，通常会在所述金属互连材料与绝缘材料层之间沉积金属阻挡层，以防止金属铜材料扩散进入绝缘材料层。所述的金属阻挡层材料可选择金属钽(Ta)或者金属Ta与氮化钽(TaN)的复合结构。在现有技术中，通常采用PVD(Physical Vapor Deposition，物理气相沉积)在铜互连线上沉积TaN薄膜作为阻挡层(图1)。但是，PVD的过沉积行为导致TaN势垒体积比增高，进而增加了互连线的电阻。另外，由于PVD的过沉积而产生的凸出增加了填隙难度，导致产率较低。
[0004]原子层淀积(Atomic Layer Deposition,ALD)是一种先进的自限制式的化学气相沉积薄膜制备方法，具有原子级别的精确薄膜厚度控制能力。由于低温沉积、薄膜纯度以及绝佳覆盖率等固有优点，ALD技术早从21世纪初即开始应用于半导体加工制造以减小互连线的电阻，减小势垒体积。然而，通过ALD方法沉积的TaN阻挡层的质量不如通过PVD方法沉积的TaN阻挡层的质量，因此，单独通过ALD方法在互连线上沉积TaN薄膜阻挡层效果并不理想。

技术实现思路

[0005]本专利技术的目的在于，提供一种用于互连结构的阻挡层及制备方法和包含该阻挡层的互连结构。
[0006]本专利技术所采用的技术方案是：构造一种用于互连结构的阻挡层，设置在所述互连结构的金属互连材料与电介质层之间，所述阻挡层包括第一阻挡层和第二阻挡层，所述第一阻挡层环绕在所述金属互连材料外层，所述第二阻挡层环绕在所述第一阻挡层外侧。
[0007]在本专利技术提供的用于互连结构的阻挡层中，通过原子层淀积形成所述第一阻挡层和所述第二阻挡层。
[0008]在本专利技术提供的用于互连结构的阻挡层中，所述第一阻挡层的材料选自钨、钽、钛、钌、铂、钼、锰、铬、锌、铪中的一种。
[0009]在本专利技术提供的用于互连结构的阻挡层中，述第二阻挡层的材料选自氮化钽、氮化钛和氮化钨中的一种。
[0010]根据本专利技术的另一方面，还提供如上所述的用于互连结构的阻挡层的制备方法，包括以下步骤：
[0011]在所述互连结构的金属互连材料外侧沉积第一阻挡层；
[0012]在所述第一阻挡层外侧沉积第二阻挡层。
[0013]在本专利技术提供的制备方法中，通过原子层淀积形成所述第一阻挡层和所述第二阻挡层。
[0014]在本专利技术提供的制备方法中，在同一腔室内沉积所述第一阻挡层和所述第二阻挡层。
[0015]在本专利技术提供的制备方法中，所述第一阻挡层的材料选自钨、钽、钛、钌、铂、钼、锰、铬、锌、铪中的一种。
[0016]在本专利技术提供的制备方法中，述第二阻挡层的材料选自氮化钽、氮化钛和氮化钨中的一种。
[0017]根据本专利技术的又一方面，还提供一种互连结构，包括金属互连材料、电介质层和设置在所述金属互连材料外侧的衬垫，还包括如上所述的阻挡层，所述阻挡层设置在所述衬垫与所述电介质层之间
[0018]本专利技术的用于互连结构的阻挡层及制备方法和包含该阻挡层的互连结构，具有以下有益效果：本专利技术提供的阻挡层，包括两层由原子层沉淀形成的阻挡层，通过两层不同材料制成的阻挡层，利用具有稳定金属性能和良好附着力的材料可以提升原有的阻挡层与金属互连材料之间的附着力，由此，可以改善现有的单层阻挡层性能较差以及由ALD和PVD形成的双阻挡层带来的高阻抗问题；进而减少从互连电流到损坏集成电路的热量，改善IC电路的RC延迟，提高IC生产的成品率。
附图说明
[0019]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图：
[0020]图1是现有技术中的互连结构的局部截面侧视图；
[0021]图2是本专利技术一实施例提供的互连结构的局部截面侧视图。
具体实施方式
[0022]在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。
[0023]为了彻底理解本专利技术，将在下列的描述中提出详细的步骤，以便阐释本专利技术提出的SRAM及其制造方法、电子装置。显然，本专利技术的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。
[0024]应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、
步骤、操作、元件、组件和/或它们的组合。
[0025]实施例一
[0026]为了解决前述的技术问题，本专利技术提供一种用于互连结构的阻挡层，设置在所述互连结构的金属互连材料10与电介质层20之间，所述阻挡层包括第一阻挡层310和第二阻挡层320，所述第一阻挡层310环绕在所述金属互连材料10外层，所述第二阻挡层320环绕在所述第一阻挡层310外侧。其中，通过原子层淀积形成所述第一阻挡层和所述第二阻挡层。
[0027]具体地，在本专利技术一实施例中，第一阻挡层和第二阻挡层的材料并不相同。第一阻挡层采用具有稳定金属性能和良好附着力的材料，以提升第二阻挡层与金属互连材料之间的附着力。进一步地，所述第一阻挡层的材料选自钨、钽、钛、钌、铂、钼、锰、铬、锌、铪中的一种，其中，优选为钨。述第二阻挡层的材料选自氮化钽、氮化钛和氮化钨中的一种，其中，优选为氮化钽。
[0028]本专利技术提供的阻挡层，包括两层由原子层沉淀形成的阻挡层，通过两层不同材料制成的阻挡层，利用具有稳定金属性能和良好附着力的材料可以提升原有的阻挡层与金属互连材料之间的附着力。由此，可以改善现有的单层阻挡层性能较差以及由ALD和PVD形成的双阻挡层带来的高阻抗问题；进而减少从互连电流到损坏集成电路的热量，改善IC电路的RC延迟，提高IC生产的成品率。
[0029]实施例二
[0030]如图1所示，本专利技术提供一种互连结构，包括金属互连材料10、电介质层20、阻挡层和衬垫40。其中，衬垫40设置在所述金属互连材料10外侧，所述阻挡层设置在所述衬垫40本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于互连结构的阻挡层，设置在所述互连结构的金属互连材料与电介质层之间，其特征在于，所述阻挡层包括第一阻挡层和第二阻挡层，所述第一阻挡层环绕在所述金属互连材料外层，所述第二阻挡层环绕在所述第一阻挡层外侧。2.根据权利要求1所述用于互连结构的阻挡层，其特征在于，通过原子层淀积形成所述第一阻挡层和所述第二阻挡层。3.根据权利要求1所述用于互连结构的阻挡层，其特征在于，所述第一阻挡层的材料选自钨、钽、钛、钌、铂、钼、锰、铬、锌、铪中的一种。4.根据权利要求1所述用于互连结构的阻挡层，其特征在于，所述第二阻挡层的材料选自氮化钽、氮化钛和氮化钨中的一种。5.一种如权利要求1-4所述的用于互连结构的阻挡层的制备方法，其特征在于，包括以下步骤：在所述互连结构的金...

【专利技术属性】
技术研发人员：杨弦龙，姜德新，
申请(专利权)人：广东汉岂工业技术研发有限公司，
类型：发明
国别省市：