集成电路器件制造技术

一种集成电路器件，包括：衬底，包括多个有源区；位线，在衬底上沿水平方向延伸；直接接触部，连接在从多个有源区中选择的第一有源区与所述位线之间；内部氧化物层，接触直接接触部的侧壁；以及含碳氧化物层，在所述位线的侧壁上沿竖直方向非线性地延伸，含碳氧化物层接触所述位线的侧壁。所述位线的侧壁。所述位线的侧壁。

【技术实现步骤摘要】
集成电路器件
[0001]相关申请的交叉引用
[0002]本申请基于并要求于2020年6月23日在韩国知识产权局提交的韩国专利申请No.10
‑
2020
‑
0076763的优先权，其公开通过引用整体并入本文中。


[0003]本专利技术构思涉及集成电路器件，并且更具体地涉及包括多条导线的集成电路器件。

技术介绍

[0004]最近，随着集成电路器件的尺寸缩减快速地进行，多条导线中的每条导线之间的空间减小，因此，多条导线之间以及多个导电区中的每个导电区之间的间距已经逐渐减小。因此，存在开发用于实现以下集成电路器件的技术的需求，所述集成电路器件能够抑制多条导线和与其邻近的其他导电区之间的寄生电容并且保持多条导线稳定且可靠的结构。

技术实现思路

[0005]本专利技术构思的一个方面是提供以下集成电路器件：即使在器件区域的面积根据半导体器件的尺寸缩小而减小时，也能够抑制导线和与其邻近的另一导线之间的寄生电容，并且保持导线稳定且可靠的结构。
[0006]根据本公开的一个方面，提供了一种集成电路器件，包括：衬底，包括多个有源区；位线，在所述衬底上沿第一方向延伸；直接接触部，连接在所述多个有源区中的第一有源区与所述位线之间；内部氧化物层，接触所述直接接触部的侧壁；以及含碳氧化物层，在所述位线的侧壁上沿与所述第一方向垂直的第二方向延伸，所述含碳氧化物层接触所述位线的侧壁。
[0007]根据本公开的另一方面，提供了一种集成电路器件，包括：衬底，包括多个有源区；多条位线，在所述衬底上沿第一方向彼此间隔开，所述多条位线沿与所述第一方向交叉的第二方向延伸；直接接触部，连接地设置在所述多个有源区中的第一有源区与所述多条位线中的第一位线之间；接触插塞，连接到所述多个有源区中的与所述第一有源区邻近的第二有源区，所述接触插塞在所述衬底上沿与所述第一方向和所述第二方向垂直的第三方向延伸；以及间隔物结构，设置在所述第一位线与所述接触插塞之间，其中，所述间隔物结构包括：内部氧化物层，接触所述直接接触部的侧壁；以及含碳氧化物层，在所述第一位线的侧壁上沿所述第三方向延伸，所述含碳氧化物层与所述第一位线的侧壁直接接触。
[0008]根据本公开的另一方面，提供了一种集成电路器件，包括：衬底，包括彼此间隔开的多个有源区；第一位线和第二位线，在所述衬底上沿第一方向彼此间隔开，所述第一位线和所述第二位线沿与所述第一方向交叉的第二方向延伸；多个接触插塞，沿所述第二方向以行布置在所述第一位线与所述第二位线之间；多个绝缘围栏，分别设置在所述多个接触插塞之间；直接接触部，连接在所述多个有源区中的第一有源区与所述第一位线之间；以及
间隔物结构，设置在所述第一位线与所述接触插塞之间，其中，所述间隔物结构包括：内部氧化物层，接触所述直接接触部的侧壁，所述内部氧化物层包括氧化硅层；以及 SiOC层，在所述第一位线的侧壁上沿第三方向延伸，所述SiOC层接触所述第一位线的侧壁。
[0009]根据本公开的另一方面，提供了一种集成电路器件，包括：衬底，包括多个有源区；位线，在所述衬底上沿第一方向延伸，所述位线包括顺序堆叠在所述衬底上的下导电层、中间导电层和上导电层；所述下导电层包括掺杂的多晶硅层；内部氧化物层，接触所述位线的侧壁中的在所述下导电层处的第一部分；以及含碳氧化物层，接触所述侧壁中的在所述侧壁的第一部分上方的第二部分。
[0010]根据本公开的另一方面，提供了一种集成电路器件，包括：衬底，包括多个有源区；位线，在所述衬底上沿第一方向延伸；直接接触部，具有接触所述多个有源区中的第一有源区的下表面和接触所述位线的上表面，所述直接接触部包括掺杂的多晶硅层；内部氧化物层，接触所述直接接触部的在所述直接接触部的下部处的侧壁；以及含碳氧化物层，接触所述直接接触部的在所述直接接触部的上部处的侧壁，以及接触所述位线的侧壁。
附图说明
[0011]根据以下结合附图进行的详细描述，将更清楚地理解本专利技术构思的实施例，在附图中：
[0012]图1是根据本专利技术构思的示例实施例的集成电路器件的存储器单元阵列区域的主要组件的示意性平面布局；
[0013]图2A、图2B和图2C是根据本专利技术构思的示例实施例的集成电路器件的截面图；
[0014]图3至图10是根据本专利技术构思的其他示例实施例的集成电路器件的截面图；
[0015]图11A至图11O是示出了根据本专利技术构思的示例实施例的根据工艺序列的集成电路器件的制造方法的截面图；
[0016]图12A至图12H是示出了根据本专利技术构思的另一示例实施例的根据工艺序列的集成电路器件的制造方法的截面图；以及
[0017]图13A至图13B是示出了根据本专利技术构思的另一示例实施例的根据工艺序列的集成电路器件的制造方法的截面图。
具体实施方式
[0018]在下文中，将参考附图详细描述本专利技术构思的示例实施例。在附图中，相同的附图标记被用于相同的组成器件，并且将省略其重复的描述。
[0019]图1是根据本专利技术构思的示例实施例的集成电路器件10的存储器单元阵列区域的示意性平面布局。
[0020]参考图1，集成电路器件10可以包括多个有源区ACT。多个有源区ACT可以沿相对于第一水平方向(X方向)和第二水平方向(Y 方向)的对角线方向布置。
[0021]多条字线WL可以跨越多个有源区ACT在第一水平方向(X方向)上彼此平行地延伸。在多条字线WL上，多条位线BL可以在与第一水平方向(X方向)交叉的第二水平方向(Y方向)上彼此平行地延伸。多条位线BL可以经由直接接触部DC连接到多个有源区ACT。
[0022]多个掩埋接触部BC可以位于多条位线BL中的两条邻近的位线 BL之间。根据示例
实施例，多个掩埋接触部BC可以分别沿在第一水平方向(X方向)和第二水平方向(Y方向)上的线布置。可以在多个掩埋接触部BC上形成多个导电着落焊盘(landing pad)LP。多个掩埋接触部BC和多个导电着落焊盘LP可以将形成在多条位线BL的顶部上的电容器的底部电极连接到有源区ACT。多个导电着落焊盘 LP中的每一个的至少一部分可以与掩埋接触部BC在竖直方向上重叠。
[0023]接着，参考图2A至图10描述根据本专利技术构思的实施例的集成电路器件的示例配置。图2A至图10中所示的集成电路器件中的每一个可以具有根据各种示例实施例的图1中所示的集成电路器件10的布局。
[0024]图2A至图2C是根据本专利技术构思的示例实施例的集成电路器件 100的截面图。图2A是与沿图1的线A
‑
A
′
截取的截面相对应的部分的一些组件的截面图，图2B是与沿图1的线B
‑
B
′
截取的截面相对应的部分的一些组件的截面图，并且图2C是与图2A中的虚线区域AX 相对应的部分的放大截面图。
[0025]参考图2A至图2C，集成电路器件100可以包括衬底110，在衬底110本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路器件，包括：衬底，包括多个有源区；位线，在所述衬底上沿第一方向延伸；直接接触部，连接在所述多个有源区中的第一有源区与所述位线之间；内部氧化物层，接触所述直接接触部的侧壁；以及含碳氧化物层，在所述位线的侧壁上沿与所述第一方向垂直的第二方向延伸，所述含碳氧化物层接触所述位线的侧壁。2.根据权利要求1所述的集成电路器件，还包括：接触插塞，连接到所述多个有源区中的与所述第一有源区邻近的第二有源区，所述接触插塞在所述衬底上沿所述第二方向延伸，以及间隙填充绝缘图案，设置在所述接触插塞的下部与所述直接接触部之间，其中，所述内部氧化物层包括设置在所述直接接触部与所述间隙填充绝缘图案之间的第一部分，以及所述含碳氧化物层包括突出部，所述突出部从所述位线向外突出，处于在所述第二方向上比所述间隙填充绝缘图案的顶表面高的水平处。3.根据权利要求2所述的集成电路器件，还包括：覆盖所述接触插塞的侧壁的间隙填充绝缘图案，其中，所述内部氧化物层和所述含碳氧化物层中的每一个的至少一部分被设置在所述直接接触部与所述间隙填充绝缘图案之间。4.根据权利要求1所述的集成电路器件，还包括：接触插塞，连接到所述多个有源区中的与所述第一有源区邻近的第二有源区，所述接触插塞在所述衬底上沿所述第二方向延伸，以及间隙填充绝缘图案，设置在所述接触插塞的下部与所述直接接触部之间，其中，所述内部氧化物层与所述接触插塞间隔开，其中所述间隙填充绝缘图案在所述内部氧化物层与所述接触插塞之间，以及所述含碳氧化物层包括设置在所述直接接触部与所述间隙填充绝缘图案之间的第一部分、以及接触所述直接接触部的第二部分。5.根据权利要求4所述的集成电路器件，还包括：覆盖所述接触插塞的侧壁的间隙填充绝缘图案，其中，所述内部氧化物层包括设置在所述直接接触部与所述间隙填充绝缘图案之间的第一部分，以及其中，所述含碳氧化物层未被设置在所述直接接触部与所述间隙填充绝缘图案之间。6.根据权利要求1所述的集成电路器件，还包括：接触插塞，连接到所述多个有源区中的与所述第一有源区邻近的第二有源区，所述接触插塞在所述衬底上沿所述第二方向延伸，间隙填充绝缘图案，设置在所述接触插塞的下部与所述直接接触部之间，以及外部绝缘间隔物，在所述间隙填充绝缘图案上覆盖所述位线的侧壁，其中，所述内部氧化物层包括设置在所述直接接触部与所述间隙填充绝缘图案之间的第一部分、以及接触所述直接接触部的第二部分，以及
所述含碳氧化物层与所述接触插塞间隔开，其中所述外部绝缘间隔物在所述含碳氧化物层与所述接触插塞之间。7.根据权利要求1所述的集成电路器件，还包括：接触所述内部氧化物层的间隙填充绝缘图案，所述间隙填充绝缘图案面向所述直接接触部，其中所述内部氧化物层在所述间隙填充绝缘图案与所述直接接触部之间，以及外部绝缘间隔物，在所述间隙填充绝缘图案上覆盖所述位线的侧壁，其中，所述含碳氧化物层包括突出部，所述突出部朝着所述外部绝缘间隔物突出，处于在所述第二方向上比所述间隙填充绝缘图案的顶表面高的水平处。8.根据权利要求1所述的集成电路器件，还包括：外部绝缘间隔物，沿所述第二方向延伸，以在所述内部氧化物层上覆盖所述位线的侧壁，所述外部绝缘间隔物与所述内部氧化物层分开，以及中间绝缘间隔物，设置在所述内部氧化物层与所述外部绝缘间隔物之间，以覆盖所述位线的侧壁，其中，所述含碳氧化物层包括突出部，所述突出部设置在所述位线与所述外部绝缘间隔物之间，朝向所述外部绝缘间隔物突出，并且所述突出部接触所述中间绝缘间隔物的底表面。9.根据权利要求1所述的集成电路器件，还包括：外部绝缘间隔物，沿所述第二方向延伸，以在所述内部氧化物层上覆盖所述位线的侧壁，所述外部绝缘间隔物与所述内部氧化物层分开，以及中间绝缘间隔物，设置在所述内部氧化物层与所述外部绝缘间隔物之间，以覆盖所述位线的侧壁，其中，所述含碳氧化物层包括：第一部分，设置在所述位线与所述中间绝缘间隔物之间；第二部分，整体连接到所述第一部分并且接触所述内部氧化物层的侧壁；以及第三部分，整体连接到所述第一部分并且接触所述中间绝缘间隔物的底表面。10.根据权利要求1所述的集成电路器件，其中，在所述第二方向上，所述内部氧化物层的最上面的表面处于与所述直接接触部的最上面的表面相同的水平上...

【专利技术属性】
技术研发人员：洪智硕，李相昊，朴瑞龙，安志荣，李基硕，李基硕，崔允荣，韩昇煜，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：