【技术实现步骤摘要】
半导体装置及半导体装置的制造方法
[0001]各种实施方式涉及电子装置，并且更具体地，涉及半导体装置及半导体装置的制造方法。
技术介绍
[0002]非易失性存储器装置与电源开/关状况无关地保留存储的数据。近来其中存储器单元以单层形式形成于基板上的二维非易失性存储器装置的集成密度的增加已经受到限制。因此，已经提出了其中存储器单元在垂直方向上层叠于基板上的三维非易失性存储器装置。
[0003]三维非易失性存储器装置可以包括彼此交替层叠的层间绝缘层和栅电极以及穿过其中的沟道层，其中存储器单元沿着沟道层层叠。已经开发出各种结构和制造方法以提高三维非易失性存储器装置的操作可靠性。
技术实现思路
[0004]根据实施方式，一种半导体装置可以包括：层叠结构，其包括层叠在彼此之上的绝缘层，该层叠结构包括导电层和绝缘层彼此交替层叠的第一区域以及牺牲层和绝缘层彼此交替层叠的第二区域；第一狭缝结构，其位于第一区域和第二区域之间的边界处并且包括穿过层叠结构的第一贯通部分和从第一贯通部分的侧壁延伸的第一突出部；第二狭缝结构，其...
【技术保护点】
【技术特征摘要】
1.一种半导体装置，该半导体装置包括：层叠结构，所述层叠结构包括层叠在彼此之上的绝缘层，所述层叠结构包括导电层和所述绝缘层彼此交替层叠的第一区域以及牺牲层和所述绝缘层彼此交替层叠的第二区域；第一狭缝结构，所述第一狭缝结构位于所述第一区域和所述第二区域之间的边界处并且包括穿过所述层叠结构的第一贯通部分和从所述第一贯通部分的侧壁延伸的第一突出部；第二狭缝结构，所述第二狭缝结构位于所述边界处并且包括穿过所述层叠结构的第二贯通部分和从所述第二贯通部分的侧壁延伸并联接至所述第一突出部的第二突出部；电路，所述电路位于所述层叠结构下方；以及接触插塞，所述接触插塞穿过所述层叠结构的所述第二区域并且电连接到所述电路。2.根据权利要求1所述的半导体装置，其中，所述第一突出部和所述第二突出部位于与所述导电层和所述牺牲层相对应的水平处。3.根据权利要求1所述的半导体装置，其中，所述第一突出部和所述第二突出部与所述绝缘层交替地层叠在所述第一贯通部分和所述第二贯通部分之间。4.根据权利要求1所述的半导体装置，其中，每个所述绝缘层在所述第一贯通部分和所述第二贯通部分之间延伸以穿越所述边界，并且支撑所述第一狭缝结构和所述第二狭缝结构。5.根据权利要求1所述的半导体装置，其中，所述第一狭缝结构和所述第二狭缝结构中的每一个包括绝缘材料。6.根据权利要求1所述的半导体装置，其中，所述第一狭缝结构和所述第二狭缝结构彼此联接以形成单层。7.根据权利要求1所述的半导体装置，其中，所述第一狭缝结构的上表面和所述接触插塞的上表面位于相同的水平处。8.根据权利要求1所述的半导体装置，其中，所述第一狭缝结构的上表面比所述接触插塞的上表面位于更高的水平处。9.根据权利要求1所述的半导体装置，该半导体装置还包括：源极层，所述源极层位于所述电路和所述层叠结构之间；以及放电接触插塞，所述放电接触插塞穿过所述源极层并电连接到所述电路，其中，所述接触插塞通过所述放电接触插塞电连接到所述电路。10.根据权利要求1所述的半导体装置，其中，所述接触插塞包括从所述接触插塞的侧壁延伸的第三突出部。11.根据权利要求10所述的半导体装置，其中，所述第三突出部位于与所述导电层和所述牺牲层相对应的水平处。12.根据权利要求1所述的半导体装置，其中，所述第一狭缝结构和所述第二狭缝结构在第一方向上彼此相邻。13.根据权利要求12所述的半导体装置，该半导体装置还包括第三狭缝结构，所述第三狭缝结构穿过所述第一区域并且在与所述第一方向交叉的第二方向上与所述第一狭缝结构相邻。14.根据权利要求13所述的半导体装置，其中，所述第一区域被定位为与所述第三狭缝
结构相邻，并且所述第二区域与所述第三狭缝结构间隔开。15.一种半导体装置，该半导体装置包括：层叠结构，所述层叠结构包括层叠在彼此之上的绝缘层，所述层叠结构包括导电层和绝缘层彼此交替层叠的第一区域以...
【专利技术属性】
技术研发人员：卢侑炫，边多英，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。