本实用新型专利技术提供一种基于偏振分束器与光电探测器的8通道结构，本实用新型专利技术将光电探测器与偏振分束器进行有效的结合形成8通道结构，降低了系统的偏振灵敏度，同时保持较低的损耗。8通道的设计，有效地提高了系统的带宽，满足大量数据传输的需求。本实用新型专利技术还对光电探测器的结构做出改进，将光电探测器的光敏层设计为圆台形，圆台形的光敏层均衡了电流传输与电流扩展这两方面的影响因素，保证光生载流子在极短的时间内扩散以使电路迅速导通。子在极短的时间内扩散以使电路迅速导通。子在极短的时间内扩散以使电路迅速导通。
【技术实现步骤摘要】
基于偏振分束器与光电探测器的8通道结构
[0001]本技术涉及半导体硅光子
，具体涉及一种基于偏振分束器与光电探测器的8通道结构。
技术介绍
[0002]在过去的几十年中，绝缘体上硅(SOI)平台上的硅光子技术因其紧凑的占地面积，高集成度，低功耗以及与互补金属氧化物半导体(CMOS)工艺的兼容性而得到了长足的发展。硅光子技术是一种基于硅光子学的低成本、高速的光通信技术。基于硅基衬底材料，利用CMOS工艺，结合微电子为代表的集成电路及光子技术，用激光束代替电子信息传输数据，通过硅光集成，用光代替电进行信息传输，将大大降低集成电路的成本。在光子器件的光路接收端，光电探测器是常见器件，光电探测器能够将光信号转换为电信号，从而实现光路接收端的光电转换。
[0003]在光电探测器的实际应用中，偏振灵敏度是一个严重的问题。在SOI波导中，Si和SiO2的折射率相差较大，使得TE和TM模式这两种偏振模式下的有效折射率差别很大，造成光电探测器等器件对偏振态极其敏感。虽然光的偏振状态本身也是很有用的信息，但在多数情况下是一种干扰信息，不必要的偏振会导致错误，降低测量精度，对光电探测器的结果造成影响。同时，还需设法降低光电探测器的响应时间从而减少弛豫，保证探测器中的光生载流子有极短的扩散时间以使电路迅速导通。此外，现有器件的带宽无法满足大规模集成芯片数据传输的需求。
[0004]基于以上现有技术中的缺陷，提出一种基于偏振分束器与光电探测器的8通道结构，实属必要。
技术实现思路
[0005]为实现上述技术需求，本技术的目的在于提供一种基于偏振分束器与光电探测器的8通道结构，用于降低系统的偏振灵敏度并降低光电探测器的响应时间，同时提高带宽满足大量数据传输的需求。
[0006]本技术提供一种基于偏振分束器与光电探测器的8通道结构，所述8通道结构至少包括：
[0007]SOI衬底，所述SOI衬底包括依次叠置的硅衬底、电介质层及顶层硅，且所述SOI衬底包括偏振分束器区及光电探测器区；
[0008]所述偏振分束器区包括图形化所述顶层硅获得的8个间隔排布的波导，所述波导包括依次连接的单模输入波导、双刻蚀波导及Y分支波导，所述Y分支波导包括第一分支波导及第二分支波导；
[0009]所述光电探测器区包括16个光电管，16个所述光电管包括与所述第一分支波导对应设置的8个第一光电管及与所述第二分支波导对应设置的8个第二光电管；
[0010]二氧化硅包层，所述二氧化硅包层覆盖所述偏振分束器区及光电探测器区，以构
成所述8通道结构。
[0011]可选地，所述光电管包括硅层、光敏层、N+型掺杂区及金属插塞；
[0012]所述硅层包括P
‑
型掺杂区、2个P+型掺杂区及未掺杂硅层，2个所述P+型掺杂区与所述电介质层接触并位于所述P
‑
型掺杂区的两侧，所述光敏层位于所述P
‑
型掺杂区上，所述未掺杂硅层位于所述P
‑
型掺杂区的上部且位于所述光敏层的两侧，所述N+型掺杂区形成于所述光敏层的顶部，且所述P
‑
型掺杂区与所述Y分支波导相连接；
[0013]所述金属插塞包括第一金属插塞、第二金属插塞及第三金属插塞，且所述金属插塞显露于所述二氧化硅包层，所述第一金属插塞与所述N+型掺杂区电连接，所述第二金属插塞及第三金属插塞分别与2个所述P+型掺杂区电连接。
[0014]可选地，所述光敏层包括金属Ge层，所述光敏层的形状为柱形或圆台形。
[0015]可选地，所述P+型掺杂区的离子掺杂浓度为1e18
‑
1e20/cm3，所述P
‑
型掺杂区的离子掺杂浓度为1e14
‑
1e18/cm3，所述N+型掺杂区的离子掺杂浓度为1e18
‑
1e20/cm3。
[0016]可选地，所述8通道结构的宽度为300μm～400μm，8个间隔排布的所述波导中的所述单模输入波导之间的间隔距离为180μm～200μm。
[0017]如上所述，本技术的基于偏振分束器与光电探测器的8通道结构具有如下有益效果：本技术将光电探测器与偏振分束器进行有效的结合形成8通道结构，降低了系统的偏振灵敏度，同时保持较低的损耗。8通道的设计，有效地提高了系统的带宽，满足大量数据传输的需求。本技术还对光电探测器的结构做出改进，将光电探测器的光敏层设计为圆台形，圆台形的光敏层均衡了电流传输与电流扩展这两方面的影响因素，保证光生载流子在极短的时间内扩散以使电路迅速导通。
附图说明
[0018]图1显示为本技术中8通道结构的俯视结构示意图。
[0019]图2显示为图1中H区域的放大结构示意图。
[0020]图3显示为本技术中8通道结构在图2中AB位置的截面结构示意图。
[0021]图4
‑
9显示为本技术中8通道结构制作方法的各步骤在图2中CD位置的截面结构示意图。
[0022]图10显示为本技术中8通道结构的器件连接结构示意图。
[0023]图11显示为本技术中8通道结构的带宽测试结果。
[0024]图12显示为本技术中8通道结构的I
‑
V测试曲线。
[0025]元件标号说明
[0026]1ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
光电探测器区
[0027]2ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
偏振分束器区
[0028]11
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一光电管
[0029]12
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二光电管
[0030]21
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
波导
[0031]10
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
硅衬底
[0032]20
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
电介质层
[0033]30
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
顶层硅
[0034]100
ꢀꢀꢀꢀꢀꢀꢀꢀ
未掺杂硅层
[0035]101
ꢀꢀꢀꢀꢀꢀꢀꢀ
P+型掺杂区
[0036]102
ꢀꢀꢀꢀꢀꢀꢀꢀ
P
‑
型掺杂区
[0037]103
ꢀꢀꢀꢀꢀꢀꢀꢀ
光敏层
[0038]104
ꢀꢀꢀꢀꢀꢀꢀꢀ
N+型掺杂区
[0039]105
ꢀꢀꢀꢀꢀꢀꢀꢀ
二氧化硅包层
[0040]106
ꢀꢀꢀꢀꢀꢀꢀꢀ
金属插塞
[0041]201
ꢀꢀꢀꢀꢀꢀꢀꢀ
单模输入波导
[0042]202
ꢀꢀꢀꢀꢀꢀꢀꢀ
双刻蚀波导
[0043]203
ꢀꢀꢀꢀꢀꢀꢀꢀ
Y分支波导
[0044]2000
ꢀꢀ本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种基于偏振分束器与光电探测器的8通道结构，其特征在于，所述8通道结构至少包括：SOI衬底，所述SOI衬底包括依次叠置的硅衬底、电介质层及顶层硅，且所述SOI衬底包括偏振分束器区及光电探测器区；所述偏振分束器区包括图形化所述顶层硅获得的8个间隔排布的波导，所述波导包括依次连接的单模输入波导、双刻蚀波导及Y分支波导，所述Y分支波导包括第一分支波导及第二分支波导；所述光电探测器区包括16个光电管，16个所述光电管中包括与所述第一分支波导对应设置的8个第一光电管及与所述第二分支波导对应设置的8个第二光电管；二氧化硅包层，所述二氧化硅包层覆盖所述偏振分束器区及光电探测器区，以构成所述8通道结构。2.根据权利要求1所述的8通道结构，其特征在于，所述光电管包括硅层、光敏层、N+型掺杂区与金属插塞；其中，所述硅层包括P
‑
型掺杂区、2个P+型掺杂区及未掺杂硅层，2个所述P+型掺杂区与所...
【专利技术属性】
技术研发人员：佘小娟，廖涵，赵瑛璇，仇超，甘甫烷，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。