基于盖帽层和背势垒层的双异质结HEMT器件及其制备方法技术

本发明专利技术公开了一种基于盖帽层和背势垒层的双异质结HEMT器件及其制备方法，包括：在第一衬底上进行离子注入，形成第二衬底；在第二衬底上形成键合中间层，并将β

【技术实现步骤摘要】
基于盖帽层和背势垒层的双异质结HEMT器件及其制备方法


[0001]本专利技术属于半导体
，具体涉及一种基于盖帽层和背势垒层的双异质结HEMT器件及其制备方法。

技术介绍

[0002]β
‑
Ga2O3作为新一代的半导体材料，由于β
‑
Ga2O3的超禁带宽度、理论击穿电场强度均高于SiC和GaN，且在耐高温、耐高压以及抗辐照能力等方面均优于SiC和GaN，因此，β
‑
Ga2O3被认为适用于制备下一代功率器件，例如二极管和场效应晶体管等。
[0003]然而，在应用于高功率或高频时，β
‑
Ga2O3衬底存在电子传输速率不足、热导率偏低等问题，导致自热效应严重，极大影响了高电子迁移率晶体管(High Electron Mobility Transistor，HEMT)器件性能。

技术实现思路

[0004]为了解决现有技术中存在的上述问题，本专利技术提供了一种基于盖帽层和背势垒层的双异质结HEMT器件及其制备方法。本专利技术要解决的技术问题通过以下技术方本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于盖帽层和背势垒层的双异质结HEMT器件的制备方法，其特征在于，包括：提供第一衬底，并在所述第一衬底的上表面进行离子注入，形成第二衬底；在所述第二衬底的上表面形成键合中间层，并将β
‑
Ga2O3转印到所述键合中间层的上表面，对β
‑
Ga2O3层进行减薄，形成异质结衬底；在所述异质结衬底的上表面生长一层β
‑
Ga2O3，作为缓冲层；在所述缓冲层的上表面形成背势垒层；在所述背势垒层的上表面依次生长次势垒层、第一掺杂层、第一异质结层、量子阱层、第二异质结层、第二掺杂层以及主势垒层；在所述主势垒层的上表面两侧进行离子注入，形成源极欧姆接触区以及漏极欧姆接触区；所述源极欧姆接触区以及所述漏极欧姆接触区延伸至所述缓冲层；在所述源极欧姆接触区上形成源极，在所述漏极欧姆接触区上形成漏极；在所述主势垒层的上表面两侧生长盖帽层；在所述盖帽层以及所述主势垒层的上表面生长氧化层，并在所述氧化层的上表面生长介质层；在所述介质层上形成栅极，并用与所述介质层材料相同的材料覆盖所述栅极；在所述介质层的上表面生长钝化层，并刻蚀所述介质层以及所述钝化层的两侧，以露出所述源极以及所述漏极的至少一部分上表面。2.根据权利要求1所述的基于盖帽层和背势垒层的双异质结HEMT器件的制备方法，其特征在于，所述氧化层的材料包括HfO2、Hf
x
Al1‑
x
O、Hf
x
Si1‑
x
O、Hf
x
Zr1‑
x
O、La2O3或者ZrO2，所述氧化层的厚度为20nm～30nm。3.根据权利要求1所述的基于盖帽层和背势垒层的双异质结HEMT器件的制备方法，其特征在于，所述第一衬底的材料包括：β
‑
Ga2O3、Si、SiC或者蓝宝石。4.根据权利要求1所述的基于盖帽层和背势垒层的双异质结HEMT器件的制备方法，其特征在于，所述将β
‑
Ga2O3转印到所述键合中间层的上表面，对β
‑
Ga2O3层进行减薄，形成异质结衬底，包括：将厚度为300nm～800nm的β
‑
Ga2O3转印到所述键合中间层的上表面；利用刻蚀工艺将β
‑
Ga2O3层减薄至小于100nm，形成异质结衬底。5.根据权利要求1所述的基于盖帽层和背势垒层的双异质结HEMT器件的制备方法，其特征在于，形成所述缓冲层的工艺包括：在氧等离子体的氛围下，利用分子束外延生长工艺生长100nm～500nm的β
‑
Ga2O3，作为缓冲层。6.根据权利要求1所述的基于盖帽层和背势垒层的双异质结HEMT器件的制备方法，其特征在于，所述背势垒层的厚度为5nm～15nm，所述背势垒层的材料包括：石墨烯、β
‑
(Al
x
Ga1‑
x
)2O3或者β
‑
(In
x...

【专利技术属性】
技术研发人员：李鑫，
申请(专利权)人：瑶芯微电子科技上海有限公司，
类型：发明
国别省市：