集成亚微米超结的横向功率半导体器件及其制造方法技术

本发明专利技术提供一种集成亚微米超结的横向功率半导体器件及其制造方法，包括第一导电类型埋层和第二导电类型埋层使用高能注入形成体内微米级超结，表面亚微米超结在埋层注入后使用较低能量的高能注入透过场氧化层形成，亚微米超结位于第二导电类型埋层上方；第一导电类型埋层和第二导电类型埋层在关态时优化器件表面电场保证器件耐压的同时，提高第一导电类型漂移区掺杂浓度。体内埋层超结主要起改善体内电场的作用，提高器件的耐压。亚微米超结的引入主要起提供表面低阻通路的作用，超结的条宽越窄，掺杂浓度越高，比导通电阻越低，在亚微米的条件下超结的浓度可以达到1e

【技术实现步骤摘要】
集成亚微米超结的横向功率半导体器件及其制造方法


[0001]本专利技术属于半导体工艺制造
，涉及一种集成亚微米超结的横向功率半导体器件及其制造方法。

技术介绍

[0002]高压LDMOS因其输入阻抗高、损耗低、开关速度快、安全工作区宽的特性和易于集成的特点，一直作为功率集成电路中的核心器件，广泛用于移动通信、汽车电子、LED照明等各个领域中。横向器件由于源极、栅极、漏极都在同一表面，易于通过内部连接与其他器件及电路集成，被广泛运用于功率集成电路中。横向器件设计中，要求器件具有高的击穿电压，低的比导通电阻。常用的技术包括横向超结和表面场降低(RESURF)技术，都是通过在漂移区中引入相反的电荷补偿层，在关态时与漂移区相互耗尽达到优化电场并增加漂移区掺杂浓度的目的，从而降低开态时的比导通电阻。但由于JFET效应的影响，常规超结的条宽不能做到很窄，浓度无法进一步提高，其对器件性能的改善已经越来越接近极限，如何提高超结的掺杂浓度，在保证耐压的同时进一步降低比导通电阻，是器件改进的核心问题。

技术实现思路

[0003]本专利技术针对本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成亚微米超结的横向功率半导体器件，其特征在于包括：第一导电类型衬底(11)、第二导电类型漂移区(21)、第一导电类型阱区(12)、第二导电类型阱区(22)，第一导电类型埋层(14)、第二导电类型埋层(24)、第一导电类型top层(15)、第二导电类型top层(25)，第一导电类型重掺杂区(13)，第二导电类型重掺杂区(23)和第二导电类型埋层(24)，第一介质栅氧化层(31)、第二介质氧化层(32)，控制栅多晶硅电极(41)；其中，第二导电类型漂移区(21)位于第一导电类型衬底(11)上方，第一导电类阱区(12)位于第二导电类型漂移区(21)中左侧且与第一导电类型衬底(11)相连，第二导电类型阱区(22)位于第二导电类型漂移区(21)右侧；第二导电类型漏端重掺杂区(26)位于第二导电类型阱区(22)中，第一导电类型阱区(12)中设有第一导电类型重掺杂区(13)、第二导电类型重掺杂区(23)；第一介质栅氧化层(31)位于第一导电类型阱区(12)上方且部分位于第二导电类型漂移区(21)上方，第二介质氧化层(32)位于第二导电类型漂移区(21)上方；控制栅多晶硅电极(41)覆盖在第一介质栅氧化层(31)的上表面并部分延伸至第二介质氧化层(32)的上表面；第一导电类型埋层(14)和第二导电类型埋层(24)形成的体内超结位于第二导电类型漂移区(21)中，第一导电类型top层(15)和第二导电类型top层(25)形成的亚微米超结位于第二导电类型埋层(24)上方，且两种超结之间有间距或连接在一起。2.根据权利要求1所述的一种集成亚微米超结的横向功率半导体器件，其特征在于：亚微米超结穿过场氧注入，并采用采用单次无推结注入。3.根据权利要求1所述的一种集成亚微米超结的横向功率半导体器件，其特征在于：第一导电类型埋层(14)、第二导电类型埋层(24)、第一导电类型top层(15)、第二导电类型top层(25)均使用厚度大于6微米的光刻胶阻挡高能注入。4.根据权利要...

【专利技术属性】
技术研发人员：章文通，吴旸，唐宁，乔明，李肇基，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：