集成电路器件及其形成方法技术

在实施例中，一种集成电路器件包括：中介层；第一集成电路器件，利用介电对介电接合和金属对金属接合与中介层接合；第二集成电路器件利用介电对介电接合和金属对金属接合与中介层接合；缓冲层，围绕第一集成电路器件和第二集成电路器件，缓冲层包括具有第一杨氏模量的应力降低材料；以及密封剂，围绕缓冲层、第一集成电路器件和第二集成电路器件，密封剂包括具有第二杨氏模量的模制材料，第一杨氏模量小于第二杨氏模量。在一些实施例中，本发明专利技术还提供了集成电路器件及其形成方法。供了集成电路器件及其形成方法。供了集成电路器件及其形成方法。

【技术实现步骤摘要】
集成电路器件及其形成方法


[0001]本专利技术的实施例涉及集成电路器件及其形成方法。

技术介绍

[0002]自集成电路(IC)的发展以来，由于各种电子元件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体行业经历了持续快速的增长。大部分情况下，集成密度的这些提高来自最小部件尺寸的不断减小，这使得更多的组件可以集成到给定的区域中。
[0003]这些集成改进本质上基本上是二维(2D)的，因为集成组件所占据的区域基本上在半导体晶圆的表面上。集成电路的增加的密度和相应的面积减小通常已经超过了将集成电路芯片直接接合到衬底上的能力。中介层已用于将球的接触区域从芯片的接触区域重分配到中介层的较大区域。此外，中介层已经允许包括多个芯片的三维封装件。还开发了其他封装件以合并三维方面。

技术实现思路

[0004]根据本专利技术实施例的一个方面，提供了一种形成集成电路器件的方法，包括：通过介电对介电接合和金属对金属接合将第一集成电路器件和第二集成电路器件接合到中介层上；在第一集成电路器件和第二集成电路器件周围形成应力降低本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成集成电路器件的方法，包括：利用介电对介电接合并利用金属对金属接合将第一集成电路器件和第二集成电路器件接合到中介层上；在所述第一集成电路器件和所述第二集成电路器件周围形成应力降低材料，所述应力降低材料具有第一杨氏模量；利用模制材料包封所述应力降低材料、所述第一集成电路器件和所述第二集成电路器件，所述模制材料具有第二杨氏模量，所述第一杨氏模量小于所述第二杨氏模量；以及使所述模制材料减薄以暴露所述第一集成电路器件和所述第二集成电路器件。2.根据权利要求1所述的形成集成电路器件的方法，其中，所述应力降低材料包括第一聚合物材料，并且所述模制材料包括第二聚合物材料，所述第一聚合物材料不同于所述第二聚合物材料。3.根据权利要求2所述的形成集成电路器件的方法，其中，所述应力降低材料还包括第一填充物，并且所述模制材料还包括第二填充物。4.根据权利要求2所述的形成集成电路器件的方法，其中，所述应力降低材料还包括表面活性剂。5.根据权利要求2所述的形成集成电路器件的方法，其中，所述第一聚合物材料是第一环氧树脂、聚酰亚胺基材料、苯并环丁烯(BCB)材料、硅树脂材料或丙烯酸材料，并且所述第二聚合物材料是第二环氧树脂。6.根据权利要求1所述的形成集成电路器件的方法，其中，所述应力降低材料具有间隙部分和圆角部分，所述间隙部分设置在所述第一集成电路器件和所述第二集成电路器件之间，所述圆角部分沿着所述第一集成电路器件和所述第二集成电路器件的外边缘设置，其中，在使所述模制材料减薄之后暴露所述间隙部分，并且在使所述模制材料减薄之后暴露所述圆角部分。7.根据权利要求1所述的形成集成电路器件的方法，其中，所述应力降低材料具有间隙部分和圆角部分，所述间隙部分设置在所述第一集成电路器件和所述第二集成电路器件之间，所述圆角部...

【专利技术属性】
技术研发人员：邱文智，余振华，林士庭，卢思维，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：