存储器模块及其操作方法技术

一种存储器模块，包括：第一存储器器件；第二存储器器件；以及，处理缓存器电路，其被连接到第一存储器器件和第二存储器器件(彼此独立)以及主机。提供了一种处理缓存器电路，其包括处理电路和缓存器。处理电路基于从主机接收的处理命令，处理从主机接收的数据、存储在第一存储器器件中的数据、或存储在第二存储器器件中的数据中的至少一项。缓存器被配置为存储由处理电路处理的数据。处理缓存器电路被配置为，按照DDR SDRAM标准与主机通信。SDRAM标准与主机通信。SDRAM标准与主机通信。

【技术实现步骤摘要】
存储器模块及其操作方法
[0001]优先权要求
[0002]本申请要求于2020年6月11日提交的韩国专利申请No.10
‑
2020
‑
0070658的优先权，其公开内容据此通过引用并入本文。


[0003]本文描述的专利技术构思的实施例涉及存储器模块及其操作方法，更具体地，涉及能够通过标准存储器接口执行卸载的操作的存储器模块及其操作方法。

技术介绍

[0004]存储器器件可以存储从外部主机输入的数据。此外，存储器器件可以响应于来自外部主机的请求，输出存储在其中的数据。安装有一个或多个存储器器件和与存储器器件相关联的一个或多个部件的基板可以被称为“存储器模块”。包括能够处理数据的处理器的存储器模块可以基于从主机接收的命令，对存储在存储器模块中的数据执行操作。换言之，存储器模块可以具有近数据处理(near data processing)(NDP)结构。

技术实现思路

[0005]本专利技术构思的实施例提供了一种存储器模块及其操作方法，存储器模块包括：处理器，该处理器支持使用标准DDR存储器接口卸载的操作，并且其能够访问存储器模块中的数据而无需主机的不干预。
[0006]根据示例性实施例，一种存储器模块可以包括第一存储器器件、第二存储器器件、以及处理缓存器电路。这个处理缓存器电路被连接到第一存储器器件和第二存储器器件(彼此独立)并且被连接到主机。处理缓存器电路可以包括：处理电路，处理电路基于从主机接收的处理命令，处理从所述主机接收的数据、存储在所述第一存储器器件中的数据或存储在所述第二存储器器件中的数据中的至少一项；以及缓存器，缓存器存储由处理电路处理的数据。处理缓存器电路可以按照DDR SDRAM标准与主机通信。
[0007]根据示例性实施例，可以提供一种用于存储器模块的操作方法，存储器模块包括正常存储器通道和处理存储器通道，并且正常存储器通道和处理存储器通道中的每一个共享处理缓存器电路的路由器，并且包括存储器单元阵列。该方法可以包括：基于从主机接收的模式寄存器设置命令，将路由器的操作模式设置成扩展模式或镜像模式中的一种。此外，基于从主机接收的地址和命令和路由器的已设置的操作模式(即，扩展模式或镜像模式)，访问存储在正常存储器通道和处理存储器通道中的数据。然后，在包括在处理缓存器电路中的处理电路处，基于从主机接收的处理命令，处理所访问的数据。模式寄存器设置命令、所述地址、命令和所述处理命令可以按照DDR SDRAM标准从主机传送到存储器模块。
[0008]根据另一示例性实施例，一种存储器模块可以包括：处理缓存器芯片；以及存储数据的一个或多个DRAM芯片。一个或多个DRAM芯片可以形成正常存储器通道和处理存储器通道。处理缓存器芯片可以包括：物理层，其从主机接收命令/地址信号和数据信号；以及，第
一存储器控制器和第二存储器控制器，其基于命令/地址信号，分别访问正常存储器通道和处理存储器通道。还提供了一种处理电路，处理电路基于包括在数据信号中的处理命令，处理通过第一存储器控制器访问的存储在正常存储器通道中的数据和通过第二存储器控制器访问的存储在处理存储器通道中的数据的至少一部分。此外，还提供了一种缓存器，缓存器存储由处理电路处理的数据，并且提供了一种路由器，路由器从物理层接收命令/地址信号和数据信号，并且将命令/地址信号和数据信号传送到第一存储器控制器和缓存器。处理缓存器电路按照DDR SDRAM标准与主机通信。
附图说明
[0009]通过参照附图详细描述本专利技术构思的示例性实施例，本专利技术构思的上述及其他目的和特征将变得清楚。
[0010]图1示出了根据本专利技术构思的实施例的存储器系统。
[0011]图2详细示出了图1的存储器模块的框图。
[0012]图3是示出图1的存储器系统的操作方法的流程图。
[0013]图4A示出了当图2的路由器处于镜像模式时图1的存储器控制器的存储器映射。
[0014]图4B示出了当图2的路由器处于扩展模式时图1的存储器控制器的存储器映射。
[0015]图5是示出当图2的路由器的操作模式被确定为镜像模式时图1的存储器系统的操作方法的流程图。
[0016]图6是示出当图2的路由器的操作模式被确定为扩展模式时图1的存储器系统的操作方法的流程图。
[0017]图7示出了根据本专利技术构思的实施例的图1的存储器模块的操作方法的流程图。
[0018]图8A示出了遵循图7的流程图时存储有数据的图2的第一存储器器件的单元。
[0019]图8B示出了遵循图7的流程图时存储数据的图2的第三存储器器件的单元。
[0020]图9A是示出当图2的路由器的操作模式被确定为镜像模式时存储器模块的操作方法的一部分的流程图。
[0021]图9B是示出当图2的路由器的操作模式被确定为镜像模式时存储器模块的操作方法的一部分的流程图。
[0022]图10是示出图1的存储器模块的操作方法的流程图。
[0023]图11示出了根据本专利技术构思的实施例的存储器模块的框图。
[0024]图12是示出包括图11的存储器模块的存储器系统的操作方法的流程图。
具体实施方式
[0025]下面以使本领域普通技术人员容易实现本专利技术构思的程度详细并清楚地描述了本专利技术构思的实施例。在下文中，将参照附图详细描述本专利技术构思的最佳实施例。对于本专利技术构思的描述，为了使总体理解容易，类似的组件在附图中将通过类似的附图标记进行标记，因此将省略附加的描述以避免冗余。
[0026]图1示出了根据本专利技术构思的实施例的存储器系统。参照图1，存储器系统10可以包括存储器模块100、主机200和连接线300。存储器模块100可以包括处理缓存器电路110和一个或多个存储器器件120。处理缓存器电路110可以连接到存储器器件120。处理缓存器电
路110可以访问存储器器件120的存储空间。处理缓存器电路110可以基于主机200的请求，处理存储在存储器器件120中的数据或从主机200接收的数据。之后将更全面地描述处理缓存器电路110的操作。在实施例中，存储器模块100可以包括：能够执行近数据处理(NDP)的结构。存储器模块100也可以被称为“内处理存储器(PIM)”或“内功能存储器(FIM)”。
[0027]将一个实施例示出为存储器器件120的数量为“n”(n是大于一的正整数)。换言之，存储器模块100可以包括第一存储器器件121至第n存储器器件12n。包括在存储器模块100中的存储器器件120的数量不受所示出的实施例限制。存储器器件120中的每一个都可以包括：包括多个存储器单元的存储器单元阵列。在实施例中，第一存储器器件121至第n存储器器件12n中的每一个可以利用动态随机访问存储器(DRAM)实现。
[0028]主机200也可以被称为“中央处理单元(CPU)”。主机200可以包括存储器控制器(MC)210。主机200可以发布或生成用于访问存储器器件120的信本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器模块，包括：处理缓存器电路，电耦合到第一存储器器件和第二存储器器件以及主机，所述处理缓存器电路被配置为，按照双倍数据速率DDR同步动态随机存取存储器SDRAM标准与所述主机通信，并且包括：处理电路，被配置为，响应于从所述主机接收的处理命令，处理从所述主机接收的数据、存储在所述第一存储器器件中的数据和存储在所述第二存储器器件中的数据中的至少一项；以及缓存器，被配置为存储由所述处理电路处理的数据。2.根据权利要求1所述的存储器模块，其中，所述处理缓存器电路还包括：路由器，所述路由器被配置为，支持由所述主机对所述第一存储器器件和所述第二存储器器件进行访问。3.根据权利要求2所述的存储器模块，其中，在扩展模式的操作期间，所述路由器向所述主机提供所述第一存储器器件的存储空间、所述第二存储器器件的全部或部分存储空间和所述缓存器的存储空间作为访问目标，并且向所述处理电路提供所述第二存储器器件的全部或部分存储空间作为访问目标；并且其中，在镜像模式的操作期间，所述路由器向所述处理电路提供，从所述主机接收的针对所述第一存储器器件的访问请求。4.根据权利要求3所述的存储器模块，其中，在所述扩展操作模式期间，所述处理电路：(i)基于所述处理命令，处理从所述主机接收的数据、存储在所述第一存储器器件中的数据和/或存储在所述第二存储器器件中的数据中的至少一项；以及，(ii)将经处理的数据存储在所述缓存器中。5.根据权利要求4所述的存储器模块，其中，在所述处理电路处理数据的同时，由所述主机访问所述第一存储器器件的存储空间。6.根据权利要求1所述的存储器模块，其中，所述处理电路被配置为，周期性地和/或响应于从所述主机接收的擦除请求，对所述第二存储器器件进行擦除。7.根据权利要求1所述的存储器模块，其中，所述处理缓存器电路还包括：模式寄存器，被配置为，响应于包括许可所述处理电路的全部或一部分的操作的命令在内的模式寄存器设置命令，存储关于所述处理缓存器电路的操作的信息。8.根据权利要求7所述的存储器模块，还包括第三存储器器件和第四存储器器件；并且其中，作为对响应于所述模式寄存器设置命令所存储的信息的响应，所述模式寄存器将所述第一存储器器件至所述第四存储器器件中的至少一个存储器器件归类为正常存储器通道，并且将所述第一存储器器件至所述第四存储器器件中的其余存储器器件归类为处理存储器通道；并且其中，在扩展操作模式期间，所述处理电路基于所述处理命令，处理存储在所述第一存储器器件至所述第四存储器器件中的每一个中的数据，并且将已处理的数据存储在所述缓存器中；并且其中，在镜像操作模式期间，所述处理电路将存储在所述正常存储器通道的存储器器件中的至少一部分数据拷贝到所述处理存储器通道的存储器器件中的对应的一个存储器
器件。9.一种存储器模块的操作方法，所述存储器模块包括正常存储器通道和处理存储器通道，所述正常存储器通道和所述处理存储器通道中的每一个共享处理缓存器电路的路由器并且包括存储器单元阵列，所述方法包括：基于从主机接收的模式寄存器设置命令，将所述路由器的操作模式设置成扩展模式或镜像模式中的一种；基于从所述主机接收的地址和命令以及所述路由器的已设置的操作模式，访问存储在所述正常存储器通道和所述处理存储器通道中的数据；以及在包括在所述处理缓存器电路中的处理电路处，基于从所述主机接收的处理命令，处理所访问的数据；其中，所述模式寄存器设置命令、所述地址、所述命令和所述处理命令按照双倍数据速率DDR同步动态随机存取存储器SDRAM标准从所述主机传送到所述存储器模块。10.根据权利要求9所述的方法，其中，当所述路由器的操作模式被确定为所述扩展模式时，确定所述路由器的操作模式包括许可以下操作：响应于所述主机的许可请求，逻辑电路执行所述处理电路的数据处理；并且其中，所述逻辑电路基于所述处理命令，对所访问的数据执行操作。11.根据权利要求9所述的方法，其中，当所述路由器的操作模式被确定为所述镜像模式时，确定所述路由器的操作模式包括：许可所述处理电路的逻辑电路的操作；并且其中，访问存储在所述正常存储器通道和所述处理存储器通道中的数据包括：将对所述正常存储器通道的存储空间的访问传递给所述处理电路。12.根据权利要求11所述的方法，其中，处理所访问的数据还包括：基于所述处理命令，在所述处理电路处对所访...

【专利技术属性】
技术研发人员：金京守，苏镇麟，李宗键，权容硕，郑辰，赵正显，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：