像素单元结构及其形成方法技术

本发明专利技术提供了一种像素单元结构及其形成方法，所述像素单元结构的形成方法包括：提供衬底，衬底内形成有间隔分布的第一感光元件和第二感光元件；去除第一感光元件和第二感光元件的感光区域上方的第二阻挡层和金属层；形成图案化的光刻胶层，覆盖第二感光元件的感光区域并暴露第一感光元件的感光区域；以图案化的光刻胶层为掩模，刻蚀去除第一感光元件的感光区域上方的第一阻挡层，第二感光元件的感光区域上方的第一阻挡层的作为第二感光元件的挡光层保留。本发明专利技术大幅减少了第一感光元件和第二感光元件在刻蚀中受到的等离子体损伤，避免了像素单元性能的劣化，从而提高图像传感器的可靠性和成品率，同时简化了工艺流程，降低了工艺成本。工艺成本。工艺成本。

【技术实现步骤摘要】
像素单元结构及其形成方法


[0001]本专利技术涉及集成电路制造
，尤其涉及一种像素单元结构及其形成方法。

技术介绍

[0002]图像传感器是一种将光信号转换为电信号的装置，其中，大规模商用的图像传感器芯片包括电荷耦合器件(Charge
‑
Coupled Device，CCD)和互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)图像传感器芯片两大类。CMOS图像传感器和传统的CCD传感器相比具有的低功耗，低成本和兼容CMOS工艺等特点，因此得到越来越广泛的应用。现在CMOS图像传感器不仅应用于微型数码相机(Digital Still Camera，DSC)、手机摄像头、摄像机和数码单反(Digital Single Lens Reflex，DSLR)等消费电子领域，而且在汽车电子、监控、生物技术和医学等领域也得到了广泛的应用。
[0003]像素单元是CMOS图像传感器实现感光功能的核心器件，其通常包括用于光电转换的光电二极管、用于信号控制和传输的传输管、复位管、源极跟随管和行选管等。像素单元的动态范围指的是在同一场景中能够探测的最强和最弱光之间的比值，而动态范围是图像传感器最重要的性能指标之一。为了提升像素单元的动态范围，通常在一个像素单元中同时设置大光电二极管和小光电二极管两种感光结构。其中，大光电二极管对光的灵敏度高，用于感应弱光；小光电二极管对光的灵敏度低，用于感应强光。此外，还可以在小光电二极管上覆盖挡光层来减少进光量，从而感应强光。
[0004]然而，在实现所述大光电二极管和小光电二极管的光学隔离的过程中，所述大光电二极管和所述小光电二极管的表面均会受到第一次等离子体损伤，在后续制备所述挡光层的过程中，所述大光电二极管会受到第二次等离子体损伤，引起暗电流和白色像素增加，从而导致像素单元的性能劣化，进而导致图像传感器的可靠性和成品率下降。同时，形成所述挡光层还需要额外的工艺步骤，造成工艺制作的成本上升。
[0005]因此，需要一种方法在减少像素单元受到等离子体损伤的同时不增加额外的工艺成本。

技术实现思路

[0006]本专利技术的目的在于提供一种像素单元结构及其形成方法，减少了第一感光元件和第二感光元件受到的等离子体损伤，避免了像素单元的性能劣化，从而提高图像传感器的可靠性和成品率，控制工艺成本。
[0007]为了达到上述目的，本专利技术提供了一种像素单元结构的形成方法，包括：
[0008]提供衬底，所述衬底内形成有间隔分布的第一感光元件和第二感光元件；
[0009]在所述衬底的背面上形成金属隔离层，所述金属隔离层自所述衬底的背面依次包括第一阻挡层和金属层；
[0010]去除所述第一感光元件和所述第二感光元件的感光区域上方的所述金属层；
[0011]形成图案化的光刻胶层，所述图案化的光刻胶层覆盖所述第二感光元件的感光区
域，并暴露所述第一感光元件的感光区域；以及，
[0012]以所述图案化的光刻胶层为掩模，刻蚀去除所述第一感光元件的感光区域上方的所述第一阻挡层，所述第二感光元件的感光区域上方的所述第一阻挡层的作为所述第二感光元件的挡光层保留。
[0013]可选的，所述第一感光元件对光的灵敏度高于所述第二感光元件，且所述第一感光元件和所述第二感光元件均为光电二极管。
[0014]可选的，所述金属隔离层还包括第二阻挡层，所述第二阻挡层形成于所述金属层的远离所述衬底的表面。
[0015]可选的，所述第一阻挡层和所述第二阻挡层均包括钛/氮化钛层，所述金属层包括铝层。
[0016]可选的，所述第一阻挡层的厚度范围为5nm～500nm。
[0017]可选的，采用干法刻蚀工艺去除所述第一感光元件和所述第二感光元件的感光区域上方的所述金属层，及采用干法刻蚀工艺去除所述第一感光元件的感光区域上方的所述第一阻挡层。
[0018]相应地，本专利技术还提供一种像素单元结构，采用所述像素单元结构的形成方法制成，包括：
[0019]衬底，所述衬底内形成有间隔分布的第一感光元件和第二感光元件；
[0020]金属隔离层，设置在所述第一感光元件和所述第二感光元件的感光区域之间，所述金属隔离层自所述衬底的背面依次包括第一阻挡层和金属层；以及，
[0021]挡光层，设置在所述第二感光元件的感光区域上，其中，所述挡光层和所述第一阻挡层的材料相同。
[0022]可选的，所述第一感光元件对光的灵敏度高于所述第二感光元件，且所述第一感光元件和所述第二感光元件均为光电二极管。
[0023]可选的，所述金属隔离层还包括第二阻挡层，所述第二阻挡层设置于所述金属层的远离所述衬底的表面。
[0024]可选的，所述第一阻挡层和所述第二阻挡层均包括钛/氮化钛层，所述金属层包括铝层。
[0025]可选的，所述挡光层和所述第一阻挡层是在同一工艺步骤中形成的。
[0026]可选的，所述挡光层和所述第一阻挡层的厚度范围均为5nm～500nm。
[0027]综上所述，本专利技术提供一种像素单元结构及其形成方法，其中，所述像素单元结构的形成方法包括：提供衬底，所述衬底内形成有间隔分布的第一感光元件和第二感光元件，所述衬底的背面形成金属隔离层，所述金属隔离层自所述衬底的背面依次包括第一阻挡层和金属层；去除第一感光元件和第二感光元件的感光区域上方的金属层；形成图案化的光刻胶层，覆盖所述第二感光元件的感光区域，并暴露所述第一感光元件的感光区域；以所述图案化的光刻胶层为掩模，刻蚀去除所述第一感光元件的感光区域上方的所述第一阻挡层，所述第二感光元件的感光区域上方的所述第一阻挡层的作为所述第二感光元件的挡光层保留。本专利技术大幅减少了第一感光元件和第二感光元件在刻蚀过程中受到的等离子体损伤，避免了像素单元性能的劣化，从而提高图像传感器的可靠性和成品率，同时简化了工艺流程，降低了工艺成本。
附图说明
[0028]图1为本专利技术一实施例提供的像素单元结构的形成方法的流程图；
[0029]图2
‑
图9为本专利技术一实施例提供的像素单元结构的形成方法中各个步骤对应的结构示意图；
[0030]图10为本专利技术一实施例提供的像素单元结构的结构示意图；
[0031]其中，附图标记如下：
[0032]100
‑
衬底；101
‑
第一感光元件；102
‑
第二感光元件；103正面隔离沟槽；104
‑
背面隔离沟槽；105
‑
悬浮漏极；
[0033]110
‑
控制晶体管；120
‑
层间介质层；121
‑
金属互连布线；122
‑
电连接件；
[0034]130
‑
载片；140
‑
金属隔离层；141
‑...

【技术保护点】

【技术特征摘要】
1.一种像素单元结构的形成方法，其特征在于，包括：提供衬底，所述衬底内形成有间隔分布的第一感光元件和第二感光元件；在所述衬底的背面上形成金属隔离层，所述金属隔离层自所述衬底的背面依次包括第一阻挡层和金属层；去除所述第一感光元件和所述第二感光元件的感光区域上方的所述金属层；形成图案化的光刻胶层，所述图案化的光刻胶层覆盖所述第二感光元件的感光区域，并暴露所述第一感光元件的感光区域；以及，以所述图案化的光刻胶层为掩模，刻蚀去除所述第一感光元件的感光区域上方的所述第一阻挡层，所述第二感光元件的感光区域上方的所述第一阻挡层的作为所述第二感光元件的挡光层保留。2.如权利要求1所述的像素单元结构的形成方法，其特征在于，所述第一感光元件对光的灵敏度高于所述第二感光元件，且所述第一感光元件和所述第二感光元件均为光电二极管。3.如权利要求1所述的像素单元结构的形成方法，其特征在于，所述金属隔离层还包括第二阻挡层，所述第二阻挡层形成于所述金属层的远离所述衬底的表面。4.如权利要求3所述的像素单元结构的形成方法，其特征在于，所述第一阻挡层和所述第二阻挡层均包括钛/氮化钛层，所述金属层包括铝层。5.如权利要求1、3或4所述的像素单元结构的形成方法，其特征在于，所述第一阻挡层的厚度范围为5nm～500nm。6.如权利要求1所述的像素单元结构的形成方法，其特征在于...

【专利技术属性】
技术研发人员：顾学强，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：