在浅沟槽隔离区中具有多晶本体的场效应晶体管制造技术

本发明专利技术涉及在浅沟槽隔离区中具有多晶本体的场效应晶体管，揭示场效应晶体管的结构以及形成场效应晶体管的结构的方法。在半导体衬底中形成浅沟槽隔离区。在该浅沟槽隔离区中形成沟槽，以及在该浅沟槽隔离区的该沟槽中形成本体区。该本体区由多晶半导体材料组成。该本体区由多晶半导体材料组成。该本体区由多晶半导体材料组成。

【技术实现步骤摘要】
在浅沟槽隔离区中具有多晶本体的场效应晶体管


[0001]本专利技术涉及半导体装置制造及集成电路，尤其涉及场效应晶体管的结构以及形成场效应晶体管的结构的方法。

技术介绍

[0002]当利用块体半导体晶片形成时，装置结构(例如用于射频集成电路的开关晶体管)容易受高电容及本体之间(body
‑
to
‑
body)泄漏的影响。为降低敏感性而可采取的一种措施是为该块体半导体衬底设置三阱(triple well)隔离，其围绕包含该装置结构的主动装置区。为降低敏感性而可采取的另一种措施是用绝缘体上硅衬底替代该块体半导体衬底，其中，顶部硅层提供主动装置区，且埋置绝缘体或埋置氧化物(buried oxide；BOX)层设于该主动装置区与位于该埋置绝缘体层下方的硅之间。
[0003]尽管已证明这些措施适合其预期目的，但需要改进场效应晶体管的结构以及形成场效应晶体管的结构的方法。

技术实现思路

[0004]在本专利技术的一个实施例中，一种结构包括半导体衬底以及位于该半导体衬底中的浅沟槽隔离区。该浅沟槽隔离区包括沟槽。该结构还包括位于该浅沟槽隔离区的该沟槽中的本体区。该本体区由多晶半导体材料组成。
[0005]在本专利技术的一个实施例中，一种方法包括在半导体衬底中形成浅沟槽隔离区，在该浅沟槽隔离区中形成沟槽，以及在该浅沟槽隔离区的该沟槽中形成由多晶半导体材料组成的本体区。
附图说明
[0006]包含于并构成本说明书的一部分的附图示例说明本专利技术的各种实施例，并与上面所作的有关本专利技术的概括说明以及下面所作的有关该些实施例的详细说明一起用以解释本专利技术的该些实施例。在该些附图中，类似的附图标记表示不同视图中类似的特征。
[0007]图1
‑
3显示依据本专利技术的实施例处于制程方法的连续制造阶段的结构的剖视图。
[0008]图4显示处于图3之后的制造阶段的该结构的剖视图。
[0009]图4A显示俯视图，其中，图4大体沿线4
‑
4制作。
[0010]图5显示处于图4之后的制造阶段的该结构的剖视图。
具体实施方式
[0011]请参照图1并依据本专利技术的实施例，提供包含单晶半导体材料例如单晶硅的半导体衬底10。半导体衬底10可为包含单晶半导体材料(例如，单晶硅)的块体(bulk)衬底。半导体衬底10可为包含具有大于或等于100欧姆
‑
厘米的电阻率的硅的高电阻率块体衬底。在一个实施例中，该高电阻率块体衬底可具有大于或等于1000欧姆
‑
厘米的电阻率。作为替代，
半导体衬底10可为包含具有小于100欧姆
‑
厘米的电阻率的硅的低电阻率块体衬底。
[0012]在半导体衬底10中形成浅沟槽隔离区12。利用光刻及蚀刻制程图案化半导体衬底10，以形成隔离沟槽30。为此，可在半导体衬底10的顶部表面11上形成图案化硬掩膜，并可使用蚀刻制程(例如反应离子蚀刻制程)以形成隔离沟槽30。随后，可用沉积介电材料例如二氧化硅填充隔离沟槽30，并通过采用例如化学机械抛光平坦化，从而形成浅沟槽隔离区12。浅沟槽隔离区12可具有平坦或基本平坦的顶部表面13。浅沟槽隔离区12可从顶部表面13穿过半导体衬底10延伸至半导体衬底10的界面处的下边界14。该界面相对于半导体衬底10的顶部表面11位于深度d1处。当图案化半导体衬底10以形成隔离沟槽30时，建立半导体衬底10的界面的位置。
[0013]在半导体衬底10中通过离子注入形成包含高度无序(例如，非晶态)的半导体材料的区域16。为形成区域16而执行的离子注入制程引入能量离子，如单箭头示意标示，离子轨迹沿路径经过半导体衬底10及浅沟槽隔离区12进入半导体衬底10中。该能量离子通过与所经过的材料中的原子核及电子的随机散射事件沿其路径损失能量。在核碰撞中的能量损失(在低能量占主导)，使半导体衬底10的目标原子自其原始晶格位置偏移。因此，与初始单晶状态相比，半导体衬底10的晶格结构在区域16内被损伤。该离子最终可能在其动能因能量损失而完全消散后停止于靠近区域16的下边界18处。半导体衬底10的区域16可因在注入期间使用高离子剂量而从结晶半导体材料(例如，单晶硅)变为高度无序的半导体材料(例如，非晶硅)。
[0014]可使用离子注入工具自合适的源气体生成该离子，并在给定的注入条件下将该离子注入半导体衬底10中。可选择该注入条件(例如，离子种类、剂量、能量)，以调节区域16的特性。在一个实施例中，该离子可自惰性原子气体(例如氩)生成。该离子剂量经选择以小于阈值离子剂量，超过该阈值离子剂量则不可能通过后续退火对区域16中的受损伤半导体材料进行重结晶。例如，该离子剂量可在1x10
14
离子/平方厘米(ions/cm2)至1.5x10
15
离子/平方厘米的范围内。该离子能量可经选择以使区域16的下边界18相对于半导体衬底10的顶部表面11位于浅沟槽隔离区12的下边界14下方。
[0015]设于区域16的下边界18下方的半导体衬底10的部分(portion)由于位于该注入离子的范围之外而可能不受该离子注入影响，并可保持其单晶状态。在该离子注入之后，设于顶部表面11与区域16之间的半导体衬底10的部分也可包含单晶半导体材料。
[0016]请参照图2，其中，类似的附图标记表示图1中类似的特征，且在该制程方法的下一制造阶段，使半导体衬底10经历热处理(也就是，退火制程)，其使半导体衬底10的区域16(图1)经历该热处理。在一个实施例中，用以热处理半导体衬底10的区域16的该热处理可为快速热退火。在一个实施例中，该快速热退火可通过使用例如一排闪光灯执行，以将半导体衬底10加热至在900℃至1125℃的范围内的峰值温度，并在该峰值温度具有30毫秒至60秒的停留时间。
[0017]该热处理将靠近区域16的下边界18的该高度无序的半导体材料的部分重结晶为包含多晶半导体材料(例如，多晶硅)的多晶层20。多晶层20可基本设于半导体衬底10的该半导体材料中的峰值离子剂量及/或峰值损伤的先前位置处或附近。除该多晶半导体材料的晶粒外，多晶层20的该多晶半导体材料还可包含作为残余损伤的缺陷。该缺陷还可包含经离子注入以形成区域16的该惰性气体种类(例如，氩)的原子。
[0018]该热处理还将位于半导体衬底10的顶部表面11与多晶层20之间的区域16的该高度无序的半导体材料重结晶为单晶半导体材料(例如，单晶硅)。设于区域16下方及上方的半导体衬底10的该单晶半导体材料提供用于在该热处理期间重结晶的结晶模板。与多晶层20相比，该重结晶的单晶半导体材料没有晶粒及缺陷。
[0019]多晶层20(可仅包括单个多晶半导体材料层)可被视为能够有效捕获电荷载流子的富陷阱材料。在此方面，多晶层20的电阻率可大于或等于半导体衬底10的其余部分的电阻率。在一个实施例中，多晶层20可具有大于或等于1000欧姆
‑
厘米的电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种结构，包括：半导体衬底；浅沟槽隔离区，位于该半导体衬底中，该浅沟槽隔离区包括沟槽；以及本体区，位于该浅沟槽隔离区的该沟槽中，该本体区由多晶半导体材料组成。2.如权利要求1所述的结构，其中，该多晶半导体材料为多晶硅，且该半导体衬底由单晶硅组成。3.如权利要求1所述的结构，其中，该沟槽部分地穿过该浅沟槽隔离区至下边界，且该浅沟槽隔离区包括设于该沟槽的该下边界与邻近该沟槽的该下边界的该半导体衬底之间的第一部分。4.如权利要求3所述的结构，其中，该浅沟槽隔离区包括横向围绕该本体区的多个第二部分。5.如权利要求4所述的结构，其中，该半导体衬底包括顶部表面，且该浅沟槽隔离区的该多个第二部分从该半导体衬底的该顶部表面延伸至该浅沟槽隔离区的该第一部分。6.如权利要求1所述的结构，其中，该浅沟槽隔离区包括横向围绕该本体区的多个部分。7.如权利要求1所述的结构，其中，该浅沟槽隔离区具有顶部表面，且该本体区具有与该浅沟槽隔离区的该顶部表面基本共面的顶部表面。8.如权利要求7所述的结构，其中，该半导体衬底具有顶部表面，且该本体区的该顶部表面与该半导体衬底的该顶部表面基本共面。9.如权利要求1所述的结构，还包括：开关场效应晶体管，包括位于该本体区上方的栅极以及位于该本体区中的源/漏区。10.如权利要求1所述的结构，还...

【专利技术属性】
技术研发人员：M，
申请(专利权)人：格芯美国集成电路科技有限公司，
类型：发明
国别省市：