双面电容结构及其形成方法技术

本发明专利技术涉及一种双面电容结构及其形成方法。所述双面电容结构的形成方法包括如下步骤：提供基底；形成叠层结构于所述基底上；沿垂直于所述基底的方向形成电容孔贯穿所述叠层结构，所述叠层结构包括交替叠置的牺牲层和支撑层；形成辅助层覆盖于所述电容孔侧壁；形成第一电极层覆盖所述辅助层表面；去除所述叠层结构顶部的部分所述支撑层，以形成开口暴露所述牺牲层；沿所述开口同时去除所述牺牲层和所述辅助层，以形成空隙于所述支撑层和所述第一电极层之间；形成覆盖于所述第一电极层表面的电介质层、以及覆盖于所述电介质层表面的第二电极层，所述空隙内至少填充有所述电介质层。本发明专利技术能够提高双面电容结构的横向稳定性。本发明专利技术能够提高双面电容结构的横向稳定性。本发明专利技术能够提高双面电容结构的横向稳定性。

【技术实现步骤摘要】
双面电容结构及其形成方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种双面电容结构及其形成方法。

技术介绍

[0002]动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体结构，其由多个存储单元构成，每个存储单元通常包括用于存储电荷的电容器和存取电容器的晶体管。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启与关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。DRAM以电容器上的电荷的形式存储数据，所以需要在每几个毫秒的时间间隔内即将电容器作规则性的再充电，而电容器的电容值越大，储存在DRAM中的数据也可被维持得越久。
[0003]由于DRAM中电容器深宽比的不断提高，电容孔在形成双面电容结构的过程中易发生剥离(peeling)现象，或者在后续制程中出现倾斜或弯曲，这都会导致DRAM良率的降低。
[0004]因此，如何增加双面电容结构的稳定性，改善双面电容结构的性能，提高DRAM的良率，是当前亟待解决的技术问题。

技术实现思路

[0005]本专利技术提供一种双面电容结构及其形成方法，用于解决现有的双面电容结构稳定性较差的问题，以改善双面电容结构的性能，提高DRAM的良率。
[0006]为了解决上述问题，本专利技术提供了一种双面电容结构的形成方法，包括如下步骤：
[0007]提供基底，所述基底表面形成有电容触点；
[0008]形成叠层结构于所述基底上，并覆盖所述电容触点；
[0009]沿垂直于所述基底的方向形成电容孔贯穿所述叠层结构，并暴露所述电容触点，所述叠层结构包括交替叠置的牺牲层和支撑层；
[0010]形成辅助层覆盖于所述电容孔侧壁；
[0011]形成第一电极层覆盖所述辅助层表面和被暴露出的所述电容触点；
[0012]去除所述叠层结构顶部的部分所述支撑层，以形成开口暴露所述牺牲层；
[0013]沿所述开口同时去除所述牺牲层和所述辅助层，以形成空隙于所述支撑层和所述第一电极层之间；
[0014]形成覆盖于所述第一电极层表面的电介质层、以及覆盖于所述电介质层表面的第二电极层，所述空隙内至少填充有所述电介质层。
[0015]可选的，所述形成叠层结构于所述基底上的具体步骤包括：
[0016]在所述基底上由下至上依次沉积第一支撑层、第一牺牲层、第二支撑层、第二牺牲层和第三支撑层，形成所述叠层结构，所述叠层结构覆盖所述电容触点。
[0017]可选的，所述去除所述叠层结构顶部的部分所述支撑层之前，还包括如下步骤：
[0018]形成填充层于所述第一电极层表面，并填充所述电容孔。
[0019]可选的，所述形成开口暴露所述牺牲层的具体步骤包括：
[0020]刻蚀所述第三支撑层，形成至少一个开口暴露所述第二牺牲层，每个所述开口与至少一个所述电容孔部分交叠。
[0021]可选的，所述沿所述开口同时去除所述牺牲层和所述辅助层的具体步骤包括：
[0022]采用湿法刻蚀工艺沿所述开口同时去除所述第二牺牲层、所述第一牺牲层和所述辅助层，形成所述空隙于所述第一电极层和残留的所述叠层结构之间。
[0023]可选的，所述形成覆盖于所述第一电极层表面的电介质层、以及覆盖于所述电介质层表面的第二电极层的具体步骤包括：
[0024]于所述空隙中形成覆盖所述第一电极层表面的第一子电介质层；
[0025]去除所述填充层；
[0026]至少于所述电容孔内形成覆盖于所述第一电极层表面的第二子电介质层；
[0027]形成覆盖于所述第一子电介质层表面和所述第二子电介质层表面的第二电极层。
[0028]可选的，所述第二子电介质层还形成于所述空隙中，并覆盖所述第一子电介质层表面，所述第二电极层覆盖所述第二子电介质层表面。
[0029]可选的，所述辅助层与所述牺牲层的材料相同。
[0030]为了解决上述问题，本专利技术还提供了一种双面电容结构，包括：
[0031]基底，所述基底表面具有电容触点；
[0032]顶层支撑层和中间支撑层，均具有若干电容开孔，且在平行于所述基底的平面上，所述中间支撑层的投影面积大于所述顶层支撑层的投影面积；
[0033]第一电极层，呈顶部开口的空心柱状垂直于所述基底表面且通过所述电容开孔贯穿所述顶层支撑层和所述中间支撑层，所述第一电极层的底部与所述电容触点连接；
[0034]电介质层，覆盖于所述第一电极层、所述顶层支撑层和所述中间支撑层表面；
[0035]第二电极层，覆盖于所述电介质层表面。
[0036]可选的，所述中间支撑层与所述顶层支撑层中的所述电容开孔在所述基底上的投影重叠。
[0037]可选的，还包括：
[0038]导电层，覆盖于所属第二电极层表面。
[0039]本专利技术提供的双面电容结构及其形成方法，先于电容孔的侧壁形成辅助层，后续在打开叠层结构顶部的支撑层之后，通过选择合适的刻蚀试剂同时去除所述辅助层和所述叠层结构中的所有牺牲层，从而无需对叠层结构中其他的支撑层再进行刻蚀，使得位于所述叠层结构中间的支撑层能够同时对一双面电容器的相对两侧进行支撑，一方面，能够提高双面电容结构的横向稳定性，从而改善DRAM的良率；另一方面，由于能够减少对叠层结构中支撑层的刻蚀步骤，从而有助于简化双面电容结构的形成工艺，缩短工艺制程时间。
附图说明
[0040]附图1是本专利技术具体实施方式中双面电容结构的形成方法流程图；
[0041]附图2A-2L是本专利技术具体实施方式在形成双面电容结构的过程中主要的工艺截面示意图。
具体实施方式
[0042]下面结合附图对本专利技术提供的双面电容结构及其形成方法的具体实施方式做详细说明。
[0043]本具体实施方式提供了一种双面电容结构的形成方法，附图1是本专利技术具体实施方式中双面电容结构的形成方法流程图，附图2A-2L是本专利技术具体实施方式在形成双面电容结构的过程中主要的工艺截面示意图。本具体实施方式中所述的双面电容结构可以是但不限于应用于DRAM存储器中。如图1、图2A-图2L所示，本具体实施方式提供的双面电容结构的形成方法，包括如下步骤：
[0044]步骤S11，提供基底，所述基底表面形成有电容触点21，如图2A所示。
[0045]步骤S12，形成叠层结构20于所述基底上，并覆盖所述电容触点21。
[0046]步骤S13，沿垂直于所述基底的方向形成电容孔22贯穿所述叠层结构20，并暴露所述电容触点21，所述叠层结构20包括交替叠置的牺牲层和支撑层，如图2A所示。
[0047]可选的，所述形成叠层结构20于所述基底上的具体步骤包括：
[0048]在所述基底上由下至上依次沉积第一支撑层201、第一牺牲层202、第二支撑层203、第二牺本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种双面电容结构的形成方法，其特征在于，包括如下步骤：提供基底，所述基底表面形成有电容触点；形成叠层结构于所述基底上，并覆盖所述电容触点；沿垂直于所述基底的方向形成电容孔贯穿所述叠层结构，并暴露所述电容触点，所述叠层结构包括交替叠置的牺牲层和支撑层；形成辅助层覆盖于所述电容孔侧壁；形成第一电极层覆盖所述辅助层表面和被暴露出的所述电容触点；去除所述叠层结构顶部的部分所述支撑层，以形成开口暴露所述牺牲层；沿所述开口同时去除所述牺牲层和所述辅助层，以形成空隙于所述支撑层和所述第一电极层之间；形成覆盖于所述第一电极层表面的电介质层、以及覆盖于所述电介质层表面的第二电极层，所述空隙内至少填充有所述电介质层。2.根据权利要求1所述的双面电容结构的形成方法，其特征在于，所述形成叠层结构于所述基底上的具体步骤包括：在所述基底上由下至上依次沉积第一支撑层、第一牺牲层、第二支撑层、第二牺牲层和第三支撑层，形成所述叠层结构，所述叠层结构覆盖所述电容触点。3.根据权利要求1所述的双面电容结构的形成方法，其特征在于，所述去除所述叠层结构顶部的部分所述支撑层之前，还包括如下步骤：形成填充层于所述第一电极层表面，并填充所述电容孔。4.根据权利要求2所述的双面电容结构的形成方法，其特征在于，所述形成开口暴露所述牺牲层的具体步骤包括：刻蚀所述第三支撑层，形成至少一个开口暴露所述第二牺牲层，每个所述开口与至少一个所述电容孔部分交叠。5.根据权利要求2所述的双面电容结构的形成方法，其特征在于，所述沿所述开口同时去除所述牺牲层和所述辅助层的具体步骤包括：采用湿法刻蚀工艺沿所述开口同时去除所述第二牺牲层、所述...

【专利技术属性】
技术研发人员：陆勇，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：