共态扼流圈阵列制造技术

本发明专利技术提供一种共态扼流圈阵列，它是在层叠体（１０）中配置了在平面上观察时为彼此相邻的、具有盘绕在近似同轴上的两个以上的螺旋形状的线圈的两个共态扼流圈元件（１４ａ、１４ｂ）的２元件型，在平面上观察为彼此相邻地配置在层叠体（１０）中的两个线圈（１２ａ、１２ｂ）中，使相邻一侧Ａ的匝数比不相邻一侧Ｂ的匝数少。使彼此相邻的线圈（１２ａ、１２ｂ）的盘绕方向为反向。即使在密集地配置了两个共态扼流圈元件（线圈）时，也能抑制线圈之间的串扰。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及共态扼流圈阵列，具体地说，涉及具有在芯片素域中配置了两个在平面上观察时为彼此相邻的、包含有盘绕的线圈的共态扼流圈元件的结构的2元件型的共态扼流圈阵列。附图说明图11是其说明图，该共态扼流圈(层叠型共态扼流圈)50是在交替层叠了绝缘体和线圈导体之后，通过一体烧成而制作的，通过电连接各线圈导体而形成线圈40和41、线圈42和43分别成一对的关系，构成了两个共态扼流圈。而且，在层叠体50a的给定位置上配置有与各线圈40、41、42、43的两端部导通的外部电极31a、31b、32a、32b、33a、33b、34a、34b。但是，当象该层叠型共态扼流圈50那样，在平面地相邻配置了两个线圈时(即线圈40和42相邻，线圈41和43相邻)，如果要密集地配置各线圈，就存在着在相邻的线圈(构成线圈的内部导体)之间产生的串扰变大这一问题。为此，在上述的层叠型共态扼流圈50中，为了不受来自相邻线圈的影响，远离另一对线圈42、43来配置一对线圈40、41。因此，在层叠型共态扼流圈50中，就存在着必须隔开一段距离来配置各线圈，从而无法实现充分小型化这一问题，如果密集地配置各线圈，就会导致相邻本文档来自技高网...

【技术保护点】
一种共态扼流圈阵列，是在芯片素域中配置了两个在平面上观察时为彼此相邻的、包含有盘绕的线圈的共态扼流圈元件的２元件型，其特征在于： 所述盘绕的线圈构成为：使相邻一侧的匝数比不相邻一侧的匝数少。

【技术特征摘要】
JP 2002-1-22 2002-0130521.一种共态扼流圈阵列，是在芯片素域中配置了两个在平面上观察时为彼此相邻的、包含有盘绕的线圈的共态扼流圈元件的2元件型，其特征在于所述盘绕的线圈构成为使相邻一侧的匝数比不相邻一侧的匝数少。2.根据权利要求1所述的共态扼流圈阵列，其特征在于所述盘绕的线圈具有盘绕在大致同轴上的2个以上的螺旋形状部分。3.根据权利要求1或2所述的共态扼流圈阵列，其特征在于所述相邻的线圈的盘绕方向为彼此反向。4.根据权利要求1～3中任意一项所述的共态扼流圈阵列，其特征在于所述相邻的线圈各自的始端和终端的两端部，在沿着所述芯片素域的彼此相邻的线圈的边界线的方向的彼此为相反一侧的端部引出。5.根据权利要求1～4中任意一项所述的共态扼流圈阵列，其特征在于所述芯片素域是通过层叠绝缘层和线圈结构而形成的层叠体，...

【专利技术属性】
技术研发人员：伊藤健一，松田胜治，川口正彦，
申请(专利权)人：株式会社村田制作所，
类型：发明
国别省市：JP[日本]