一种低温漂带隙基准电压源制造技术

本发明专利技术提出了一种低温漂带隙基准电压源，包括带隙基准电压产生电路，所述带隙基准电压产生电路包括用于产生带隙基准电压V

【技术实现步骤摘要】
一种低温漂带隙基准电压源


[0001]本专利技术属于集成电路设计领域，具体涉及一种低温漂带隙基准电压源。

技术介绍

[0002]带隙基准电压源作为模拟集成电路、数模混合电路以及片上系统的重要组成部分，为电路提供近似零温度系数的输出电压。高性能带隙基准电压源能够提供一个不受PVT(工艺、电源电压和温度)变化影响的恒定基准电压，通过为有源器件提供恒定的偏置电压，稳定电路节点和大信号分析的直流工作点。对于传统的一阶带隙基准电压源而言，温度系数一般在20ppm/℃～100ppm/℃，而温漂的下降，往往是以电路复杂度提高为基础的，例如，在传统的带隙基准核心电路中需要用Brokaw型Bandgap中的放大器对支路电流进行放大，其结构较为复杂。由于集成电路的发展趋于小型化、集成化，所以电路需要具备结构简单、易于实现等特点。因此，设计一种结构简单的低温漂带隙基准电压源能够适应现代集成电路的发展趋势。

技术实现思路

[0003]为了解决带隙基准电压源的复杂度与温度系数的折衷问题，本申请提供一种低温漂带隙基准电压源。
[0004]本专利技术本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低温漂带隙基准电压源，其特征在于，包括：带隙基准电压产生电路，所述带隙基准电压产生电路包括用于产生带隙基准电压V
ref
的带隙基准核心电路，所述带隙基准核心电路具有两支路电流I1和I2，且所述带隙基准电压V
ref
产生于所述电流I1的支路上，所述带隙基准核心电路包括由PMOS管M1和M2组成的一级电流镜，所述一级电流镜用于控制所述电流I1和电流I2相等；二级电流镜电路，其输入端连接所述电流I2的输出端；差分电路，其具有两个输入端，所述差分电路的其中一个输入端与所述二级电流镜电路的输出端连接，且另一个输入端接入所述带隙基准电压V
ref
，并且输出一个优化后的输出电压V
OUT
；其中，所述二级电流镜电路包括PMOS管M12、NMOS管M13和电阻R14，所述电阻R14的一端接电源VDD，所述电阻R14的另一端连接所述PMOS管M12的漏极，所述PMOS管M12的栅极接入所述电流I2，所述PMOS管M12的源极连接所述NMOS管M13的漏极，所述NMOS管M13的栅极连接自身的漏极以及所述差分电路的输入端，所述NMOS管M13的源极接地。2.根据权利要求1所述的一种低温漂带隙基准电压源，其特征在于：所述差分电路包括电源抑制比增强电路，所述电源抑制比增强电路包括PMOS管M6、M7、M8、M9、M10、M14和NMOS管M11、NPN管Q6、Q7以及电阻R10、R11、R13；所述电阻R10、R11的一端均接电源VDD，所述电阻R10、R11的另一端分别连接所述PMOS管M6、M7的漏极，所述PMOS管M6的栅极和源极分别连接所述PMOS管M7的栅极和所述PMOS管M8的漏极，所述PMOS管M7的栅极和源极分别连接所述PMOS管M10的漏极和所述PMOS管M9的漏极，所述PMOS管M8的栅极和源极分别连接所述PMOS管M9的栅极和所述NPN管Q6的集电极，所述PMOS管M9的栅极和源极分别连接所述PMOS管M8的源极和所述NPN管Q7的集电极，所述PMOS管M10的栅极和源极分别连接所述PMOS管M8的源极和接地；所述NPN管Q6的发射极连接所述NMOS管M11的漏极，所述NPN管Q7的基极接入所述带隙基准电压V
ref
，所述NPN管Q7的发射极连接所述NMOS管M11的漏极，所述NMOS管M11的源极接地；所述PMOS管M14的漏极接入电源VDD，所述PMOS管M14的栅极连接所述PMOS管M9的源极，所述PMOS管M14的源极与所述NPN管Q6的基极、所述电阻R13的一端连接且输出所述优化后的输出电压V
OUT
，所述电阻R13的另一端接地。3.根据权利要求2所述的一种低温漂带隙基准电压源，其特征在于：所述差分电路还包括RC电路，所述RC电路包括电容...

【专利技术属性】
技术研发人员：王新胜，
申请(专利权)人：龙骧鑫睿厦门科技有限公司，
类型：发明
国别省市：