阵列基板及其制作方法技术

本发明专利技术提供一种阵列基板及其制作方法。阵列基板包括衬底基板层、第一走线层、绝缘层以及应力平衡层；所述第一走线层设于所述衬底基板层上；所述第一走线层包括第一走线；所述绝缘层设于所述第一走线层上且覆盖在所述第一走线上方；所述应力平衡层设于所述绝缘层上方且围绕所述衬底基板层边缘，其中，所述应力平衡层的边缘与所述衬底基板层的所述边缘切齐，所述应力平衡层具有与所述第一走线方向相反的弯曲应力，所述应力平衡层弯曲的曲率小于1.2mm/m。本发明专利技术通过在间隔区、边框区或第一走线和/或第二走线上设置应力平衡层，利用应力平衡层材质的压应力平衡走线的拉翘应力，改善阵列基板在制备过程中的翘曲破片问题。阵列基板在制备过程中的翘曲破片问题。阵列基板在制备过程中的翘曲破片问题。

【技术实现步骤摘要】
阵列基板及其制作方法


[0001]本专利技术涉及显示领域，尤其涉及一种阵列基板及其制作方法。

技术介绍

[0002]随着科技的进步和时代的发展，人们对手机显示屏的要求也越来越高。当前主流的硬屏显示已不能满足市场的需求。
[0003]现有技术中，阵列基板中包括数据线或栅极线等导电层结构，目前8K显示装置产品为了提升充电比(Charge Ratio，CR)以减少电容延迟，需要用较厚的导电材质制备数据线或栅极线等导电层结构，而采用的材质越厚，应力越大，导致制备阵列基板的玻璃无论显示区还是边缘区均容易受到数据线或栅极线等导电层结构的拉伸应力而发生翘曲甚至破片。
[0004]因此制备数据线或栅极线等导电层结构时，亟待解决由于材质的拉伸应力导致的阵列基板翘曲甚至破片的问题。

技术实现思路

[0005]本专利技术的目的在于，提供一种阵列基板及其制作方法，用以解决制备数据线或栅极线等导电层结构时，由于材质的拉伸应力导致的阵列基板翘曲甚至破片的技术问题。
[0006]为了解决上述问题，本专利技术其中一实施例中提供一种阵列基板，包括衬底基板层、第一走线层、绝缘层以及应力平衡层；所述第一走线层设于所述衬底基板层上；所述第一走线层包括第一走线；所述绝缘层设于所述第一走线层上且覆盖在所述第一走线上方；所述应力平衡层设于所述绝缘层上方且围绕所述衬底基板层边缘，其中，所述应力平衡层的边缘与所述衬底基板层的所述边缘切齐，所述应力平衡层具有与所述第一走线方向相反的弯曲应力，所述应力平衡层弯曲的曲率小于1.2mm/m。
[0007]于本申请一实施例中所述的阵列基板，其中，所述第一走线层的材质包括铜，所述第一走线的厚度大于或等于5500埃；所述应力平衡层的材质包括砷、多晶硅、SINx、SiQx、IGZO中的任一种；所述应力平衡层的厚度大于或等于900埃。
[0008]于本申请一实施例中所述的阵列基板，其中，所述应力平衡层覆盖在所述第一走线上方。
[0009]于本申请一实施例中所述的阵列基板，其中，所述阵列基板区分为显示区与包围所述显示区的边框区，所述应力平衡层设置于所述边框区内。
[0010]于本申请一实施例中所述的阵列基板，其中，所述阵列基板还包括第二走线层以及钝化层；所述第二走线层设于所述应力平衡层上；所述钝化层设于所述第二走线层上。
[0011]本专利技术再一实施例中提供一种阵列基板的制作方法，包括以下步骤：
[0012]在一衬底基板层上制作多组相同的第一走线层图案，每一组所述第一走线层图案包括第一走线，所述多组第一走线层图案在所述衬底基板层上排列成阵列且彼此间隔；
[0013]制作绝缘层覆盖在所述多组第一走线层图案及所述衬底基板层上；
[0014]在所述绝缘层上制作应力平衡层，所述应力平衡层覆盖所述多组第一走线层图案之间的间隔区；所述应力平衡层具有与所述第一走线方向相反的弯曲应力，所述应力平衡层弯曲的曲率小于1.2mm/m；以及
[0015]沿间隔区将所述衬底基板层切割开以形成多片阵列基板。
[0016]于本申请一实施例中所述的阵列基板的制作方法，其中，所述第一走线层图案的材质包括铜，所述第一走线的厚度大于或等于5500埃；所述应力平衡层的材质包括砷、多晶硅、SINx、SiQx、IGZO中的任一种；所述应力平衡层的厚度大于或等于900埃。
[0017]于本申请一实施例中所述的阵列基板的制作方法，其中，所述应力平衡层覆盖在所述第一走线上方。
[0018]本申请还提供一种阵列基板的制作方法，包括以下步骤：
[0019]在一衬底基板层上制作多组相同的第一走线层图案，每一组所述第一走线层图案包括第一走线，所述多组第一走线层图案在所述衬底基板层上排列成阵列且彼此间隔；
[0020]制作绝缘层覆盖在所述多组第一走线层图案及所述衬底基板层上；
[0021]在所述绝缘层上制作应力平衡层，所述应力平衡层覆盖所述多组第一走线层图案之间的间隔区；所述应力平衡层具有与所述第一走线方向相反的弯曲应力，所述应力平衡层弯曲的曲率小于1.2mm/m；
[0022]制作第二走线层图案，设于所述应力平衡层上；
[0023]制作钝化层，设于所述第二走线层图案上；以及
[0024]沿间隔区将所述衬底基板层切割开以形成多片阵列基板。
[0025]于本申请一实施例中所述的阵列基板的制作方法，其中，所述阵列基板区分为显示区与包围所述显示区的边框区，所述应力平衡层从所述间隔区覆盖至所述边框区内。
[0026]本专利技术的有益效果在于，提供一种阵列基板及其制作方法，通过在间隔区、边框区或第一走线和/或第二走线上设置应力平衡层，利用应力平衡层材质的压应力平衡走线的拉翘应力，改善阵列基板在制备过程中的翘曲破片问题。
附图说明
[0027]下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
[0028]图1a为本专利技术实施例中一种阵列基板的截面结构示意图；
[0029]图1b为本专利技术实施例中一种阵列基板的俯视结构示意图；
[0030]图2为本专利技术实施例中另一种阵列基板的截面结构示意图；
[0031]图3为本专利技术实施例中在大板结构切割为小板结构形成阵列基板前的平面结构示意图；
[0032]图4为本专利技术实施例中一种阵列基板的制作方法的流程图。
[0033]图5为本专利技术实施例中另一种阵列基板的制作方法的流程图。
[0034]图中部件标识如下：
[0035]衬底基板层1，第一走线层2，绝缘层3，
[0036]应力平衡层4，第二走线层5，钝化层6，
[0037]阵列基板10，大板结构11，小板结构12，
[0038]第一走线21，显示区101，边框区102，
[0039]间隙区103。
具体实施方式
[0040]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0041]请参阅图1a、图1b、图2所示，本专利技术其中一实施例中提供一种阵列基板10；所述阵列基板10包括衬底基板层1、第一走线层2、绝缘层3以及应力平衡层4；所述第一走线层2设于所述衬底基板层1上；所述第一走线层2包括第一走线21；所述绝缘层3设于所述第一走线层2上且覆盖在所述第一走线21上方；所述应力平衡层4设于所述绝缘层3上方且围绕所述衬底基板层1边缘，其中，所述应力平衡层4的边缘与所述衬底基板层1的所述边缘切齐；所述应力平衡层4与所述第一走线21的弯曲应力方向相反，所述应力平衡层4弯曲的曲率小于1.2mm/m，从而弯曲应力相互抵消，进而保证制备的阵列基板10为平直的结构。
[0042]于本申请一实施例中，所述衬底基本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：衬底基板层；第一走线层，设于所述衬底基板层上；所述第一走线层包括第一走线；绝缘层，设于所述第一走线层上且覆盖在所述第一走线上方；以及应力平衡层，设于所述绝缘层上方且围绕所述衬底基板层边缘，其中，所述应力平衡层的边缘与所述衬底基板层的所述边缘切齐，所述应力平衡层具有与所述第一走线方向相反的弯曲应力，所述应力平衡层弯曲的曲率小于1.2mm/m。2.根据权利要求1所述的阵列基板，其特征在于，所述第一走线层的材质包括铜，所述第一走线的厚度大于或等于5500埃；所述应力平衡层的材质包括砷、多晶硅、SINx、SiQx、IGZO中的任一种；所述应力平衡层的厚度大于或等于900埃。3.根据权利要求1所述的阵列基板，其特征在于，所述应力平衡层覆盖在所述第一走线上方。4.根据权利要求3所述的阵列基板，其特征在于，所述阵列基板区分为显示区与包围所述显示区的边框区，所述应力平衡层设置于所述边框区内。5.根据权利要求1所述的阵列基板，其特征在于，还包括：第二走线层，设于所述应力平衡层上；以及钝化层，设于所述第二走线层上。6.一种阵列基板的制作方法，其特征在于，包括步骤：在一衬底基板层上制作多组相同的第一走线层图案，每一组所述第一走线层图案包括第一走线，所述多组第一走线层图案在所述衬底基板层上排列成阵列且彼此间隔；制作绝缘层覆盖在所述多组第一走线层图案及所述衬底基板层上；在所述绝缘层上制作应力平衡层，所述应力平衡层覆盖所述多组第一走...

【专利技术属性】
技术研发人员：赵玲，张伟闵，肖军城，
申请(专利权)人：TCL华星光电技术有限公司，
类型：发明
国别省市：