第三代半导体制造技术

本发明专利技术涉及半导体制造的技术领域，公开了一种第三代半导体，所述第三代化合物半导体包括多个区块，每个所述区块包括衬底；设置于所述衬底上的缓冲层；设置于所述缓冲层上的电子特性层，所述电子特性层为多层结构；设置于所述电子特性层上的保护层；从所述保护层外表面穿透至所述电子特性层的多个过孔。将所需要的电子特性层预先设置于衬底上，根据需要设置过孔，免去了传统离子注入加高温扩散的方式产生的不同膜层之间的离子互相渗透和离子间的伤害，进而稳定组件特性，改善半导体器件的性能可靠性，避免讯号失真的影响，达到更稳定的工率输出，实现高频率和高功率器件上的稳定应用。用。用。

【技术实现步骤摘要】
第三代半导体


[0001]本专利技术涉及半导体制造的
，尤其涉及一种第三代半导体。

技术介绍

[0002]在半导体工业中，通常采用基于IV族元素(例如硅)的半导体器件和/或基于锗的半导体器件来形成半导体芯片。具体而言，在半导体工业中，通常可以低成本地获得包含硅、硅锗合金或者硅碳合金的硅基半导体。
[0003]在现有的技术中，通过从离子注入加上高温扩散方式来布建组件信道，局部区域的多次离子注入，对注入交界区域的晶格产生损伤，而且离子高温扩散除了达到离子均匀目的,也造成不同介质层之间的离子互渗透副作用，最后会导致半导体器件产生失真、寿命缩短和可靠性失效。

技术实现思路

[0004]本专利技术的主要目的在于提供一种第三代半导体，旨在解决导致半导体器件产生失真、寿命缩短和可靠性失效的技术问题。
[0005]为实现上述目的，本专利技术提供一种第三代半导体，所述第三代化合物半导体包括多个区块，每个所述区块包括：
[0006]衬底；
[0007]缓冲层，设置于所述衬底上；
[0008]电子特性层，设置于所述缓冲层上，所述电子特性层为多层结构；
[0009]保护层，设置于所述电子特性层上；
[0010]多个过孔，从所述保护层外表面穿透至所述电子特性层。
[0011]可选的，在一实施方式中，所述电子特性层包括：
[0012]集电极层，设置于所述缓冲层上；
[0013]基电极层，设置于所述集电极层上；
[0014]射电极层，设置于所述基电极层上；
[0015]所述过孔穿透至所述集电极层，和/或所述过孔穿透至所述基电极层，和/或所述过孔穿透至所述射电极层。
[0016]可选的，在一实施方式中，所述集电极层包括多个膜层，所述过孔穿透至任一所述膜层；和/或
[0017]所述基电极层包括多个膜层，所述过孔穿透至任一所述膜层；和/或
[0018]所述射电极层包括多个膜层，所述过孔穿透至任一所述膜层。
[0019]可选的，在一实施方式中，所述电子特性层还包括二维电子气层，设置于所述基电极层和所述射电极层之间。
[0020]可选的，在一实施方式中，所述缓冲层的外延淀积厚度为200nm；
[0021]所述集电极层的外延淀积厚度为700nm
‑
1200nm；
[0022]所述基电极层的外延淀积厚度为100nm
‑
150nm；
[0023]所述射电极层的外延淀积厚度为100nm
‑
150nm。
[0024]可选的，在一实施方式中，所述隔绝层包括惰性气体。
[0025]可选的，在一实施方式中，所述衬底包括SiC、Al2O3和Si中的一种或多种；
[0026]所述缓冲层包括AlGaN；
[0027]所述集电极层包括GaN；
[0028]所述基电极层包括GaN；
[0029]所述二维电子气层包括AlGaN；
[0030]所述射电极层包括GaN和/或InGaN；
[0031]所述保护层包括SiN。
[0032]可选的，在一实施方式中，所述缓冲层通过外延淀积的方式设置于所述衬底上；
[0033]所述电子特性层通过外延淀积的方式设置于所述缓冲层上。
[0034]可选的，在一实施方式中，所述保护层通过化学气相沉积的方式设置于所述电子特性层上。
[0035]本专利技术提供的技术方案中，将第三代半导体分割成多个区块，每个区块内都先预先设置所需要的电子特性层，再根据每个区块所需要的功能，将过孔穿透至对应的电子特性层中的位置，实现每个区块的功能；将所需要的电子特性层预先设置于衬底上，根据需要设置过孔，免去了传统离子注入加高温扩散的方式产生的不同膜层之间的离子互相渗透和离子间的伤害，进而稳定组件特性，改善半导体器件的性能可靠性，避免讯号失真的影响，达到更稳定的工率输出，实现高频率和高功率器件上的稳定应用；再通过缓冲层来对晶格进行调整，电子特性层按照调整后的晶格进行生长；最后在电子特性层上设置一层保护层防止化合物半导体内部的结构被损伤，例如刮伤或腐蚀，导致化合物半导体的性能减弱，同时还隔绝化合物半导体的内部结构与外界接触，防止产生反应使化合物半导体的性能发生改变。
附图说明
[0036]一个或多个实施例通过与之对应的附图进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
[0037]图1为本专利技术的第三代半导体的一个实施例的结构示意图；
[0038]图2为本专利技术的区块的一个实施例的结构示意图；
[0039]图3为本专利技术的区块的另一个实施例的结构示意图；
[0040]图4为本专利技术的化合物半导体的制造方法的一个实施例的流程示意图；
[0041]图5为本专利技术的外延淀积电子特性层的一个实施例的流程示意图；
[0042]图6为本专利技术的外延淀积电子特性层的另一个实施例的流程示意图。
[0043]其中，100、第三代半导体；200、区块；210、衬底；220、缓冲层；230、集电极层；240、基电极层；250、射电极层；260、二维电子气层；270、保护层；280、过孔；290、射极导电层；300、隔绝层。
具体实施方式
[0044]为了便于理解本专利技术，下面结合附图和具体实施例，对本专利技术进行更详细的说明。需要说明的是，当元件被表述“固定于”另一个元件，它可以直接在另一个元件上、或者其间可以存在一个或多个居中的元件。当一个元件被表述“连接”另一个元件，它可以是直接连接到另一个元件、或者其间可以存在一个或多个居中的元件。本说明书所使用的术语“垂直的”、“水平的”、“左”、“右”、“内”、“外”以及类似的表述只是为了说明的目的。在本专利技术的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
[0045]此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。本说明书所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。在本专利技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是用于限制本专利技术。本说明书所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
[0046]此外，下面所描述的本专利技术不同实施例中所涉及本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种第三代半导体，其特征在于，所述第三代化合物半导体包括多个区块，每个所述区块包括：衬底；缓冲层，设置于所述衬底上；电子特性层，设置于所述缓冲层上，所述电子特性层为多层结构；保护层，设置于所述电子特性层上；多个过孔，从所述保护层外表面穿透至所述电子特性层。2.根据权利要求1所述的第三代半导体，其特征在于，所述电子特性层包括：集电极层，设置于所述缓冲层上；基电极层，设置于所述集电极层上；射电极层，设置于所述基电极层上；所述过孔穿透至所述集电极层，和/或所述过孔穿透至所述基电极层，和/或所述过孔穿透至所述射电极层。3.根据权利要求2所述的第三代半导体，其特征在于，所述集电极层包括多个膜层，所述过孔穿透至任一所述膜层；和/或所述基电极层包括多个膜层，所述过孔穿透至任一所述膜层；和/或所述射电极层包括多个膜层，所述过孔穿透至任一所述膜层。4.根据权利要求2所述的第三代半导体，其特征在于，所述电子特性层还包括二维电子气层，设置于所述基电极层和所述射电极层之间。5.根据权利要求4所述的第三代半导体，其特征在于，所述缓冲层的外延淀积厚度为200nm；所述集电极层的外延淀积厚度为...

【专利技术属性】
技术研发人员：陈正培，徐文凯，
申请(专利权)人：深圳镓芯半导体科技有限公司，
类型：发明
国别省市：