一种超大规模集成电路SPEF寄生参数的并行加速提取方法技术

一种超大规模集成电路SPEF寄生参数的并行加速提取方法，包括以下步骤：启动多线程，根据SPEF文件的分支结构，并行将文件划分为基本属性定义部分和参数文件体部分的多个数据块；启动多线程，并行读取每个数据块建立并分析时序图所需要的寄生参数数据；启动多线程，并行对每个数据块进行耦合电容的合并。本发明专利技术的超大规模集成电路SPEF寄生参数的并行加速提取方法，通过细粒度的任务划分，达到了非常客观的高度并行，和良好的加速比，提高了静态时序分析在电路设计优化过程中的响应速度。分析在电路设计优化过程中的响应速度。分析在电路设计优化过程中的响应速度。

【技术实现步骤摘要】
一种超大规模集成电路SPEF寄生参数的并行加速提取方法


[0001]本专利技术涉及电子设计自动化（Electronic Design Automation，EDA）
，特别是涉及一种静态时序分析中并行解析超大规模集成电路SPEF文件的加速方法。

技术介绍

[0002]在集成电路设计的不同阶段，都需要对设计进行时序检查，以保证设计出来的电路能够满足预定的时序要求。静态时序分析（STA）不依赖于激励，可以对电路时序进行快速、准确的测量，用来衡量电路的性能。
[0003]静态时序分析采用的是一种穷尽分析方法。它提取整个电路中所有的时序路径，构建时序图，计算信号在路径上的延迟传播，找出违背时序约束的错误。
[0004]在计算信号的传播延迟时，静态时序分析需要众多库文件，包含Liberty、SPEF、SDC等。其中SPEF（standard parasitic exchange format，标准寄生交换格式）是集成电路设计流程中EDA工具间传递互连线寄生参数的标准媒介文件。SPEF可以描述多种互连线寄生模型，还建立了信号skew，延迟计算语言和名称映射等功能。集成电路设计者通过特定的寄生参数提取工具提取出当前电路设计网络的SPEF参数，并使用这些参数参与功耗、静态时序分析的计算和评估，综合评价当前设计的可用性和优化方向；事实上，芯片设计者需要多次调整电路设计或者进行多次优化之后，才能满足时序和功耗的相关需求，在此过程中，需要多次提取互连线寄生参数和多次进行静态时序分析，耗时巨大。
[0005]在过去的几十年中，硬件计算单元发展迅速，可用的计算资源越来越丰富，可大部分技术仍然停留在单进程（线程）读取，远小于可用的计算资源，造成了大量计算资源的空置和整个静态时序分析的效率低下。
[0006]目前硬件可用的计算资源越来越丰富，可大部分技术仍然停留在单进程（线程）读取，远小于可用的计算资源，造成了大量计算资源的空置和整个静态时序分析的效率不足。对于通过多进程（线程）的达到计算优化的方向，研究甚少。

技术实现思路

[0007]为了解决现有技术存在的不足，本专利技术的目的在于提供一种超大规模集成电路SPEF寄生参数的并行加速提取方法，通过细粒度的任务划分，达到了非常客观的高度并行，和良好的加速比，提高了静态时序分析在电路设计优化过程中的响应速度。
[0008]为实现上述目的，本专利技术提供的超大规模集成电路SPEF寄生参数的并行加速提取方法，包括以下步骤：启动多线程，根据SPEF文件的分支结构，并行将文件划分为基本属性定义部分和参数文件体部分的多个数据块；启动多线程，并行读取每个数据块建立并分析时序图所需要的寄生参数数据；启动多线程，并行对每个数据块进行耦合电容的合并。
[0009]进一步地，所述数据块的划分应满足以下条件：
数据块的数量为用户设定的进程数的整数倍或CPU的核心数；每一个数据块内的Net保持完整且数量接近；数据块之间互联线最少。
[0010]进一步地，所述启动多线程，根据SPEF文件的分支结构，并行将文件划分为基本属性定义部分和参数文件体部分的多个数据块的步骤，还包括，根据SPEF文件的具体格式，对文件进行粗切割，保证语句信息的完整性和主要元素的完整性；启动多进程对预分块的信息进行精处理，提取标头的位置信息和NAME_MAP的位置信息。
[0011]进一步地，还包括，根据数据块大小对源文件进行数据块粗定位，保证每个数据块为完整的意义行语句；根据SPEF文件的块信息，对粗定位得到的数据块进行精定位，获取分级的数据块，分级的原则包括全局依赖的基本属性以及可以高度并行的基本属性。
[0012]进一步地，所述启动多线程，并行读取每个数据块建立并分析时序图所需要的寄生参数数据的步骤，还包括，读取SPEF文件及基本属性定义部分，建立全局可读的基本属性数据存储；读取NAME_MAP名称映射定义部分，建立全局只读的整数与网络名称对应的映射；按数据块，分进程分别读取线网的分块标记，完成对互连线寄生参数信息的读取和存储。
[0013]进一步地，所述按数据块，分进程分别读取线网的分块标记，完成对互连线寄生参数信息的读取和存储的步骤，还包括，分析线网信息时，每个线网存储本线网的耦合电容映射到的节点名称和电容大小列表；当所有线网信息和节点的数据库建立完成后，对预存的耦合电容的映射进行查找和更新。
[0014]进一步地，所述启动多线程，并行对每个数据块进行耦合电容的合并的步骤，还包括，对于在建立起来的线网信息进行独立分组，作为细粒度任务进行多进程的并行化，完成耦合电容的序列化存储。
[0015]进一步地，还包括，根据已经完成序列化的线网信息，对不同线网信息中相同的节点名称和序列化数据的映射需求进行抽取合并；将已经序列化存储的全局线网信息作为只读输入参数，同时记录需要被更新的耦合电容的线网列表，建立耦合电容合并的并行细粒度任务，每个任务进行搜索节点名称与序列化内存的映射，并更新到拥有此耦合电容相应的线网中。
[0016]为实现上述目的，本专利技术还提供一种电子设备，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行如上文所述的超大规模集成电路SPEF寄生参数的并行加速提取方法的步骤。
[0017]为实现上述目的，本专利技术还提供一种计算机可读存储介质，其上存储有计算机程
序，所述计算机程序运行时执行如上文所述的超大规模集成电路SPEF寄生参数的并行加速提取方法的步骤。
[0018]本专利技术的超大规模集成电路SPEF寄生参数的并行加速提取方法，具有以下有益效果：1）利用分级并行化，充分利用丰富的计算资源，达到SPEF文件的并行高速解析；2）通过细粒度的任务划分，达到了非常客观的高度并行，和良好的加速比，提高了静态时序分析在电路设计优化过程中的响应速度。
[0019]本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。
附图说明
[0020]附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，并与本专利技术的实施例一起，用于解释本专利技术，并不构成对本专利技术的限制。在附图中：图1为根据本专利技术的超大规模集成电路SPEF寄生参数的并行加速提取方法流程图；图2为根据本专利技术的电路SPEF文件细定位后的部分位置分布示意图；图3为根据本专利技术的对电路SPEF文件粗切割后，对第一级再次细定位切分后的标记位置示意图；图4为根据本专利技术的电路SPEF文件完成分级分组标记后block示意图。
具体实施方式
[0021]以下结合附图对本专利技术的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本专利技术，并不用于限定本专利技术。
[0022]实施例1图1为根据本专利技术的超大规模集成电路SPEF寄生参数的并行加速提取方法流程图，下面将参考图1，对本专利技术的超大规模集成电路SPEF寄生参数的并行加速提取方法进行详细描述。...

【技术保护点】

【技术特征摘要】
1.一种超大规模集成电路SPEF寄生参数的并行加速提取方法，其特征在于，包括以下步骤：启动多线程，根据SPEF文件的分支结构，并行将文件划分为基本属性定义部分和参数文件体部分的多个数据块；启动多线程，并行读取每个数据块建立并分析时序图所需要的寄生参数数据；启动多线程，并行对每个数据块进行耦合电容的合并。2.根据权利要求1所述的超大规模集成电路SPEF寄生参数的并行加速提取方法，其特征在于，所述数据块的划分应满足以下条件：数据块的数量为用户设定的进程数的整数倍或CPU的核心数；每一个数据块内的Net保持完整且数量接近；数据块之间互联线最少。3.根据权利要求1所述的超大规模集成电路SPEF寄生参数的并行加速提取方法，其特征在于，所述启动多线程，根据SPEF文件的分支结构，并行将文件划分为基本属性定义部分和参数文件体部分的多个数据块的步骤，还包括，根据SPEF文件的具体格式，对文件进行粗切割，保证语句信息的完整性和主要元素的完整性；启动多进程对预分块的信息进行精处理，提取标头的位置信息和NAME_MAP的位置信息。4.根据权利要求3所述的超大规模集成电路SPEF寄生参数的并行加速提取方法，其特征在于，还包括，根据数据块大小对源文件进行数据块粗定位，保证每个数据块为完整的意义行语句；根据SPEF文件的块信息，对粗定位得到的数据块进行精定位，获取分级的数据块，分级的原则包括全局依赖的基本属性以及可以高度并行的基本属性。5.根据权利要求1所述的超大规模集成电路SPEF寄生参数的并行加速提取方法，其特征在于，所述启动多线程，并行读取每个数据块建立并分析时序图所需要的寄生参数数据的步骤，还包括，读取SPEF文件及基本属性定义部分，建立全局可读的基本属性数据存储；读取NAME_MAP名称映射定义部分，建立全...

【专利技术属性】
技术研发人员：谢卓，陈刚，
申请(专利权)人：南京集成电路设计服务产业创新中心有限公司，
类型：发明
国别省市：