半导体存储装置以及错误检测纠正相关信息的读出方法制造方法及图纸

本发明专利技术提供一种半导体存储装置以及错误检测纠正相关信息的读出方法，其可输出与在连续读出动作中进行了错误纠正的页相关的各种信息。本发明专利技术的NAND型的闪速存储器包括：存储单元阵列；连续读出部件，连续地读出存储单元阵列的页；错误检测纠正相关信息存储部(190)，针对由连续读出部件连续读出的页，存储由错误检测纠正电路(130)进行了错误纠正的的页相关的错误检测纠正相关信息；以及输出部件，响应于连续读出动作后的读出命令，输出错误检测纠正相关信息存储部(190)中所存储的错误检测纠正相关信息。正相关信息。正相关信息。

【技术实现步骤摘要】
半导体存储装置以及错误检测纠正相关信息的读出方法


[0001]本专利技术涉及一种与非(NAND)型闪速存储器，尤其涉及与在连续读出动作中进行了错误纠正的页相关的信息的输出，一种半导体存储装置以及错误检测纠正相关信息的读出方法。

技术介绍

[0002]为了实现与或非(NOR)型串行闪速存储器的兼容性，在NAND型闪速存储器中也有时搭载串行接口，从而能够进行页的连续读出。此外，为确保连续读出的正确性，亦需要可在连续读出动作中利用错误检测纠正电路(以下称为ECC(Error Checking and Correction)电路)进行ECC处理的闪速存储器。
[0003]在图1中示出了搭载有芯片上(on chip)ECC功能的NAND型闪速存储器的概略构成。闪速存储器包括：包含NAND串(string)的存储单元阵列10、页缓冲器/读出电路20、数据传送电路30、数据传送电路32、ECC电路40、及输入输出电路50。页缓冲器/读出电路20包括：保持读出数据或应编程的数据的两个锁存器(latch)L1、L2(一个锁存器例如2KB)，锁存器L1、锁本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储装置，包括：与非型的存储单元阵列；连续读出部件，连续地读出所述存储单元阵列的页；存储部件，针对由所述连续读出部件连续读出的页，存储与由错误检测纠正电路进行了错误纠正的页相关的错误检测纠正相关信息；以及输出部件，响应于连续读出动作后的读出命令，输出所述存储部件中所存储的所述错误检测纠正相关信息。2.根据权利要求1所述的半导体存储装置，其中所述错误检测纠正相关信息为由所述错误检测纠正电路进行了错误纠正的所有页的页地址。3.根据权利要求1所述的半导体存储装置，其中所述错误检测纠正相关信息为由所述错误检测纠正电路进行了错误纠正的页数。4.根据权利要求1所述的半导体存储装置，其中所述错误检测纠正相关信息为由所述错误检测纠正电路进行了错误纠正的最初页的页地址及最后页的页地址。5.根据权利要求1所述的半导体存储装置，其中所述错误检测纠正相关信息包括进行了错误纠正的所有页的页地址的第一信息、进行了错误纠正的页数的第二信息以及进行了错误纠正的最初页及最后页的各页地址的第三信息中的至少一个。6.根据权利要求5所述的半导体存储装置，其中准备与所述第一信息、所述第二信息及所述第三信息的组合相应的多个读出命令，所述输出部件能够输出与所述多个读出命令分别对应的所述第一信息、所述第二信息、所述第三信息的组合。7.根据权利要求1所述的半导体存储装置，还包括：设定部件，设定所述错误检测纠正相关信息的选择，所述输出部件响应于连续读出动作后的读出命令，输出由所述设定部件选择的错误检测纠正相关信息。8.根据权利要求7所述的半导体存储装置，其中所述错误检测纠正相关信息包括作为进行了错误纠正的所有页的页地址的第一信息、作为进行了错误纠正的页数的第二信息以及作为进行了错误纠正的最初页及最后页的各页地址的第三信息中的至少一个，所述设...

【专利技术属性】
技术研发人员：神永雄大，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：